Устройство для деления

(72) Авторы иэобретеии А. Китаев и Р.П. Иихай Опытное произпо созданию,водственно-техничналадке и.внедрени прокатного и труб "уралчерметавтома 71) Заявите автоматиза) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ии око импул эледелебцпроака (или оящих Изобретение относится к вычислительной технике и может быть исполь-, зовано ь автоматизированных цифровцх системах обработки данных.Известно устройство для деления, содержащее регистр делимого, регистр делителя, буферный регистр, ключ, триггер, счетчик, блок фиксац нчания деления, распределитель ьсов, две группы элементов И и мент ИЛИ 1 ).Однако это устройство имеет низкую надежность и недостаточное быстродействие, избыточность оборудования и сложное конструктивное исполнение отдельных элементов.Кроме того, в устройстве для ния при наличии в делителе хотя двух находящихся рядом нулей в цессе деления возникает сбой, т как одновременно срабатывают дв больше - по колицеству рядом,ст нулей) соседних элемента И, а навход распределителя через элемент ИЛИ.фР 1:1;, .ское проц)щятиею средств и сибФемного прфзвоДФЩд,.тика" поступит только один запускающий егосигнал, который подключит выход рас-:пределителя на следующий (очередной)разряд регистров делимого и делителя,:в то время, как необходимо подключитсявыход к более. старшему ( ненулевому)разряду. Этот сбой внесет погрешностьв результат деления. При наличии нуляво всех разрядах делителя, т.е. ког- Ода делитель равен нулю, в этом устройстве все равно будет производитьсяделение и выдаваться какой-то резуль"тат,.Кроме того, из-за отсутствия вустройстве управления всеми поразрядными элементами И возможен (в начальный момент счета) сигнал помехи отэлемента И младшего разряда регистра,работающего в направлении сложенияили вычитания. Наличие в составе уст"ройства буферного регистра с группойпоразрядных элементов И, триггера.управления, а также конструктивное выполнение обоих регистров делителя реверсивным существенно усложняют кон 3 90386 струкцию устройства и его Функциональные связи.Кроме того, в этом устройстве для выполнения только одного цикла вычитания необходймо 10 и счетных импульсов, где и - число десятичных разрядов регистра делителя (буФерного регистра), а для выполнения всей операции деления, следовательно, необходимо 10 п.я, где в - значение частно- ,16г го от деления, т.е. количество циклов вычитания в процессе деления двух ,чисел.. Наиболее близким по техниЧеской сущности к предлагаемому является устройство для деления, содержащее коммутатор импульсов, счетчик делимого, счетчик частного, блок Фиксации окончания деления, блок сравнения, блок задания делителя, причем инФормационный вход коммутатора импульсов подключен к тактовому входу устройства, а выходы соединены с соответствующими поразрядными входами счетчика делимого, выход которого соединен со входом блока Фиксации окончания деления, блок сравнения, состоящий из И поразрядных узлов сравнения, где И- число разрядов делителя, первые входы которых соединены с соответствующими поразрядными выходамифблока задания делителя2 1.Недостатком известного устройства является избыточность аппаратуры.Цель изобретения " сокращение ко" личества оборудованияПоставленная цель достигается тем, что в устройство введены два элемента ИЛИ, элемент задержки, счетчик и и элементов памяти, причем выходы коммутатора импульсов соединены со входами первого элемента ИЛИ, выход которого соединен со счетным входом счетчика, вход установки в ноль которого соединен с выходом второго эле" мента ИЛИ, поразрядные выходы счетчика соответственно соединены со вторыми входами поразрядных узлов сравнения, выходы которых подключены к первым входам соответствующих элементов памяти, вторые входы которых ф объединены и подключены к выходу эле мента задержки, выход 1-го элемента памяти 1=. 1,2п) соединен с третьим входом (1+1)-го поразрядного уз-, ла сравнения, с -им входом второго М элемента ИЛИ и 1-им управляющим входом коммутатора импульсов, выход И-го элемента памяти соединен со входом 7 4счетчика частного, входом элементазадержки, с п-ын входомвторого элемента ИЛИ и и-ым управляющим входомкоммутатора импульсов,На чертеже представлена структурная схема устройства.Устройство для деления содержиттактовый вход 1, коммутатор 2 импульсов, счетчик 3 делимого, блок 4 Фиксации окончания деления, счетчик 5,счетчик 6 частного, блок 7 заданиякода делителя, элементы 8- 10 памяти,элементы ИЛИ.11, 12, элемент 13 задержки, группа элементов И 14- 16,поразрядные узлы 17- 19 сравнения блока 20 сравнения.Блок 7 задания кода делителя может быть выполнен, найример, в видекоммутатора, подключающего один изрегистров, в которые записано в параллельном коде значение делителя, илив виде регистра. Тактовый вход устройства связан с поразрядными входами счетчика 3 делимого и элемента ИЛИ11 через коммутатор 2 импульсов, выходсчетчика 3 делимого соединен с входомблока 4 Фиксации окончания деления,выход счетчика 5 соединен с первымивходами поразрядных узлов 17- 19 сравнения, вторые входы крторых соединены с соответствующими поразрядныиивыходами блока 7 задания кодаделителя, а выходы соединены соответственно с первыми входами элементов 8- 10памяти, вторые входы которых объединены и подключены к выходу элемента 13 задержки, выход элемента 8 памяти соединен с третьим входом поразрядного узла 18 сравнения, с первымвходом элемента ИЛИ 12 и первым управляющим входом коммутатора 2 импульсов, выход элемента 9 памяти соединен с третьим входом поразрядного узла 19 сравнения, вторым входом элемента ИЛИ 12 и вторым управляющим входом коммутатора 2 импульсов, выходэлемента памяти 10 соединен с входомсчетчика 6 частного, входом элемента 13 задержки, третьим входом элемента ИЛИ 12 и третьим управляющимвходом коммутатора 2 импульсов, выход элемента ИЛИ 11 соединен со счетным входом счетчика 5, вход установки в ноль которого соединен с выходом элемента ИЛИ 12,Коммутатор 2 импульсов по сигналам с поразрядных узлов 17-9 сравнения обеспечивает коммутацию счетныхцепей для прохождения счетных импуль867 6сравнения кодов, 1 оступающих из счет чика 5 и блока 7 задания кода делителя, он формирует выходной сигнал, устанавливающий в состояние "1" элемент 8 памяти, выходном сигнал которого поступает в коммутатор 2 импульсов, и через элемент ИЛИ 12 устанавливает счетчик 5 в исходноенулевое) состояние и переключает импульсы . на шину следующего ( второго ) разрядасчетчика 3 делимого (отключает элемент И 14 и подключает элемент И 15)Сигнал с выхода элемента 8 памятипоступает также на вход поразрядногоузла 18 сравнения следующего разрядав качестве разрешения. Тактовые импульсы через элемент И 15 коммутатора 2 импульсов проходят теперь насчетный вход второго разряда счетчика 3 делимого и через элемент ИЛИ 11 на счетный вход счетчика 5, Состояние счетчика 5 сравнивается на поразрядном узле 18 сравнения с кодом второгоразряда делителя, поступающе го из блока 7 задания делителя. В мо ,мент совпадения поступающих кодов нв выходе поразрядного узла 18 сравнен 4 я Формируется сигнал, который устанав-. ливает элемент 9 памяти в состояние "1". Сигнал с последнего поступает на вход следующего поразрядного узла 19 сравнения и на следующий вход коммутатора 2 импульсов для переклю- чения разрядов. Этот сигнал снова переключает канал счета счетчика 3 , делимого, отключает элемент И 15, включает элемент И 16 и через элемент ИЛИ 12 устанавливает счетчик 5 в исходное состояние. Работа продолжается по вышеуказанному принципу. При совпадении кодов на входе последнего поразрядного узла 19 сравнения элемент 10 памяти устанавливается в состояние "Р, записывая при этом "1 и в счетчик 6 частного. Сигнал с выхода элемента 10 памяти поступает также в. коммутатор 2 импульсов, переключая каналы на выходе с 3-го на 1-ый отключает элемент И 16 и включает элемент И 14), и устанавливает в исходное состояние через элемент ИЛИ 12 счетчик 5, через элемент задержки 13- элементы памяти 8- 1 О. После этого начинается второй цикл вычитания кода делителя поступающего из блока 7 задания кода делителя) из кода делимого, хранящегося в счетчике 3 делимого. Процесс будет продолжаться до момента перехода кода делимого через 5 903сов в счетчик 3 делимого и в счетчик 5, формирование сигналов обнуления счетчика 5 и элементов 9- 10 памяти. Поступление тактовых импульсов в него осуществляется через тактовый вход 1 устройства по сигналамс блока 4 Фиксации окончания деления,например, с помощью элемента И (непоказано).Коммутатор 2 импульсов содержит 1 ов представленном варианте группу элементов И 14- 16 (по количеству разрядов делителя), сигнальные входы которых соединены с тактовым входом, авыходы соединены с поразрядными вхо- идами счетчика 3 делимого и через элемент ИЛИ 11 со счетным входом счетчика 5. В зависимости от управляющихсигналов с выходов поразрядных узлов 17- 19 сравнения через элемен- ро1,ты 8-10 памяти на соответствующие упавляющие входы коммутатора 2 импульгсов ( входы элементов И 14- 16 1 коммутатор 2 импульсов выдает на выходсчетные импульсы. лзСигналы с выходов элемен. эв 8- 10памяти через второй элемент ИЛИ 12подаются на вход установки в нольсчетчика 5.Элемент ИЛИ 12 и элемент 13 за- зодержки могут быть выполнены, например, по резистивно-емкостной схеме,которая по перепаду напряжения навходной шине на выходе Формирует импульс определенных длительности и фамплитуды,Устройство работает следующим образом.После запуска устройства тактовыеимпульсы через тактовый вход 1 поступают по информационному входу коммутатора 2 импульсов на сигнальныевходы элементов И 14- 16, на управляющие входы которых поданы сигналы сэлементов 8- 10 памяти. бсли код делителя по первомумладшему) выходублока 7 задания кода делителя не равен нулю, элемент 8 нахбдится в состоянии "0" и сигнал с его выхода разрешает прохождение импульсов через элемент И 14 по шине младшего разрядана вход счетчика 3 делимого и черезэлемент ИЛИ 11 на счетный вход счетчика 5. Эти импульсы подаются до техпор, пока состояние счетчика 5 не станет равным коду младшего разряда делителя, подаваемого из блока 7 задания кода делителя, В момент равенства на входе поразрядного узла 17903867 Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЬ 547766, кл, О 06 Г 7/39, 1977. формула изобретения 2. Авторское свидетельство СССРУстройство для деления, содержа" по заявке Ю 2786744/18-24,шее коммутатор импульсов; счетчик де- кл. 6 06 Г 7/52, 1979 (прототип). 1нуль, в результате чего сработает блок 4 фиксации окончания деления и операция деления на этом закончится. В счетчике 6 частного будет зафиксировано значение частного от деления двух чисел.Если в одном или нескольких разрядах делителя будут нулевые значения, то в процессе деления сработают одновременно один или несколько рядом 1 о стоящих групповых разрядных элементов И и, соответственно, элементов памяти, и старший из них включит коммутатор 2 импульсов на очередной (за этими разрядами) канал счета счетчи ка 3 делимого - включится соответствующий ему элемент И коммутатора 2 импульсов.Поразрядные узлы 17 и 18 сравнения после первого срабатывания могут сра в батывать еще при сравнении кода счетчика 5 с кодом более старших разрядов ( второго и третьего), однако это не повлияет на состояние находящегося в состоянии "1" элемента памяти 8 и 9 2 и сбоев в работе устройства не произойдет.Если во всех разрядах делителя будут нули, т.е. делитель равен нулю, вселение не будет производиться, так, ЗО как все элементы 8- 10 памятЪ будут находиться в состоянии "1 - под постоянным воздействием сигналов с выходов соответствующих поразрядных узлов 17- 19 сравнения и, следовательно, з на управляющих входах элементов И 14- 16 коммутатора 2 импульсов будут запрещающие сигналы.Таким образом, введение в предлагаемое устройство счетчика 5 с использованием описанной выше органиэацией связей между блоками позволяет получить воэможность вцполнения этим устройством тех же функций, что и известным, но при значительном сокра щении состава оборудования. 8лимого, счетчик частного, блок задания кода делителя, блок сравнения иблок фиксации окончания деления,причем информационный вход коммутатораимпульсов подключен к тактовому входу устройства, а выходы соединеныс соответствующими поразрядными входами счетчика делимого, выход которого соединен со входом блока фиксации окончания деления, блок сравнения, состоящий из И поразрядных узлов сравнения, где И - число разрядов делителя, первые входы которыхсоединены с соответствующими поразрядными выходами блока задания делителя, о т л и ц а ю щ е е с я тем,что, с целью сокращения количестваоборудования, в него введены два элемента ИЛИ, элемент задержки, сцетцик и И элементов памяти, причем выходы коммутатора импульсов соединенысо входами первого элемента ИЛИ, выход которого соединен со счетным входом счетчика, вход установки в нолькоторого соединен с выходом второгоэлемента ИЛИ, поразрядные выходы счетчика соответственно соединены со вторыми входами поразрядных узлов сравнения, выходы которых подключены кпервым входам соответвтвующих элементов памяти, вторые входц которыхобъединены и подключены к выходу элемента задержки, выход 1- го элемента ( = 1,2 .,и) соединен с третьимвходом (+1)-го поразрядного узласравнения, с 1-им цМодом второго элемента ИЛИ и 1-им управляющим входомкоммутатора импульсов, выход и-гоэлемента памяти соединен со входомсчетчика цастного, входом элементазадержки, с И-ым входом второго элетор Г, Ога Л,/тная, Ч 5 ллиал ППП "Патент , г. Ужгород, ул. Про Составитель Л. Иеденко Техвед Т.Фанта Редактор В. ЛазарЗаказ 121/30ВНИИПИпо11 03 Тираж 731 Государственного комитет делам изобретений и откры Москва Ж-Яд Раушская на