Устройство для синтеза тестов

Соез Советсннх Сфцналнстнчесннх Реслублнк(51)М. Кл,С 0611/00 с присоединением заявки Мо Государственный комитет СССР ио делам изобретений и открытий(72) Авторы изобретения И.Е. Фролова, А,И. Овчаренко и Л,В, Дербунович Харьковский ордена Ленина политехнический ийститут-,.им. В.И. Ленина(54) УСТРОЙСТВО ДЛЯ СИНТЕЗА ТЕСТОВ Изобретение относится к области автоматического контроля объектов вычислительной техники и ожет быть использовано для получения тестов одиночных константных неисправностей.Известно устройство для синтеза тестов, содержащее блок управления, коммутаторы, инверторы, индикатор тестов, Принцип работы устройства заключается в наборе соответствующих переменных и обработке этой информации с помощью коммутаторов 11),Недостатком устройства является ограниченная область применения контроль бесповторных схем.Наиболее близким по технической сущности к предлагаемому изо 5 ретению является устройство для синтеза тестов, содержащее первый н второй регистры, блок управления, первая группа выходов которого соединена с груп" пой управляющих входов блока оперативной памяти, вторая группа выходов с группои управляющих входов блока сопряжения, группа выходов которого подключена к группе входов блока индикации 21.Недостатком устройства является его сложность, которая определяется сложностью объекта контроля. Цель изобретения - упрощение устройства.Указанная цель достигается тем,что устройство содержит анализатортермов, блок контроля покрытий и модификатор термов, группа управляющихвходов которого подключена к третьейгруппе выходов блока управления, пер вая группа информационных входовк первои группе выходов первого регистра, вторая группа информационныхвходов - к первой группе выходов второго регистра, третий информационныйвход модификатора термов подключен к 15 первому выходу блока контроля покрытий, первая группа выходов - к группе информационньпс входов блока оперативной памяти, вторая группа выходов модификатора термов подключена к первой группе входов блока управления, вторая группа входов и третьягруппа выходов которого соединены свторой группой выходов и первой группой входов блока контроля покрытийсоответственно вторая группа входовблока контроля покрытий. подключенак второй группе выходов второго регистра., первой группой входов соединенного а группой входов первого ре гистра и группой выходов блока оперативной памяти, второй группой входовс группой выходов анализатора термов, первая группа входов которого подключена к третьей группе входов блока контроля покрытий и второй группе выходов первого регистра, третья группа выходов которого подключена к группе информационных входов блока сопряжения, вторая группа входов анализатора термов соединена с четвертой группой выходов блока управления,Кроме того, анализатор термов содержит группу элементов ИЛИ, группы элементов И и И-НЕ, первый регистр, группа выходов которого подключена к первым входам элементов И группы,выходы элементов ИЛИ группы соединены соответственно с вторыми входами элементов И группы, третьи входы которых и.группа входов .первого регистра являются второй группой входов анализатора, первая группа входов которого подключена к входам элементов ИЛИ группы и к первым входам элементов И-НЕ группы, вторые входы которых подключены к выходам элементов И группы, а выходы являются группой выходов анализатора.Блок контроля покрытий содержит перзый и второй регистры, первую и вторую группы элементов И, группу сумматоров по модулю два, дешифратор, сумматор, элемент ИЛИ и элемент И, первая группа входов блока соединена с управляющими входами элементов И первой и второй группы и группы сумматоров по модулю два, второго регистра и сумматора,вторая группа входов блока контроля покрытий - с входами первого регистра, третья группа входов - с входами второго регистра, первые выходы первого регистра соединены с первыми входами элементов И первой группы и пе,выми входами сумматоров по модулю два группы, вторые выходы - с первыми входами элементов И второй группы и вторыми входами сумматоров по модулю два группы, третьи и четвертые входы которых подключены к выходам элементов И первой и второй групп и входам сумматора соответственно, выходы сумматора через дешифратор подключены к входам элемента И, выходы сумматоров по модулю два группы подключены к соответствующим входам элемента ИЛИ, выходы второго регистра соединены соответственно с вторыми входами элементов И первой и второй групп.ПричеМ модификатор термов содержит первый и второй регисры, первую, вторую и третью группы элементов И, элемент ИЛИ, группу элементов ИЛИ, элемент задержки, первую и вторую группы инверторов, группа инверсных выходов первого регистра соединена с первыми входами элементов И первой группы, вторыми входами подключенной к группе выходов второго регистра,вы 5 0 15 20 25 30 З 5 40 45 50 35 60 ходами - к первым входам элементов Ивторой группы и входам элемента ИЛИ,выход которого через элемент задержки подключен к первым входам элементов И третьей группы, вторые входыкоторых соответственно соединены сединичными выходами первого регистра,а выходы - с первой и второй группойвыходов модификатора, первая группаинформационных входов которого подключена к выходам второй группы элементов И и входами первой группы элементов ИЛИ, выходы которых соединеныс первыми входами первого регистранепосредственно и через первую группу инверторов - с вторыми входамипервого регистра, вторая группа информационных входов модификатора подключена через вторую группу инверторов к вторым входам второй группыэлементов И.На фиг. 1 представлена блок-схемаустройства; на фиг. 2, 3 и 4 - схемы анализатора термов, блока контроля покрытий и модификатора термов соответственно.Устройство содержит блок 1 оперативной памяти, первый 2 и второй 3регистры, анализатор 4 термов, блок5 управления, модификатор б термов,блок 7 сопряжения, блок 8 индикации,блок 9 контроля покрытий (фиг, 1).Анализатор термов включает группуэлементов ИЛИ 10, группу элементовИ 11 и И-НЕ 12, первыи регистр 13(фиг. 2),Блок контроля покрытий содержитпервый 14 и второй 15 регистры, пер"вую 16 и вторую 17 группы элементовИ, группу сумматоров 18 по модулюдва, сумматор 19, дешифратор 20,элементы ИЛИ 21 и И 22 (фнг. 3),Модификатор термов содержит первый23 и второй 24 регистры, первую 25,вторую 26 и третью 27 группы элементов И, элемент ИЛИ 28, группу элементов ИЛИ 29, элемент 30 задержки, первую 31 и вторую 32 группы инверторов (фиг. 4).Устройство работает следующим образом.В блок 1 вводится информация обобъекте контроля в виде ДНФ. По сигналу "Пуск", подаваемому в блок 5,последний разрешает считывание иэблока 1 первого терма в регистр 2.Далее командой блока 5 разрешается работа блока 4, функцией которого является определение наличия в очередном терме исследуемой переменной(предположим Х ) и инвертирование ее.Пусть переменная Х, кодированная1,0 (инверсная переменная 0,1), пос-тупает на один из элементов ИЛИ группы 10, в то же время с блока 4 поступает стробирующий сигнал на соответствующий элемент И группы 11, кудатак же приходит разрешение от блока5. В случае наличия переменной навыходе элемента И группы 11 возникает выходной единичный сигнал, которыйпоступает одновременно на два элемента И-НЕ группы 12 для инвертированиянайденной переменной. Если в первомтерме переменная Х имеется, нз блока4 этот терм с инвертированной пере=меннойХпереписывается в регистр 3.Если же переменная кв первом термеотсутствует, то выход ым сигналомблока 4 разрешается Формирование сигнала блока 5, который подает сигнална считывание из блока 1 следующеготерма,Следующей командой блока 5 разре-,шается работа блока 9, функцией которого является определение покрытия,терма, находящегося в регистре 2,термом, находящимся в регистре 3.Из регистра 2 терм приходит на регистр 15 сдвига и одновременно термприходит из регистра 3 на регистр 14. 33Каждая переменная двумя выходами срегистров поступает на группы элементов И 16 и 17,Сюда же приходит сигнал от блока5, который поступает так же на группу сумматоров.18 по модулю два,гдепроисходит сравнение выходных сигналов группы 16 и 17 с сигналами с выхода регистра 14. Если значение навыходе сумматора равно фОф, можно утверждать, что терм регистра 14 покрывает терм регистра 15.Если же значение на выходе сумматора равно "1",из блока управления поступает сигнална регистр 15 и происходит его сдвигвлево на один разряд. Дальше по разрешающему сигналу от блока 5 управления, поступающему на элемент И группы 17 и на сумматор 19. происходитсравнение переменных регистра 15 спеременными регистра 14 и засылка результата сравнения в сумматор 19.Затем по сигналу из блока 5, поступающему на регистр 15, происхоДит сдвигсодержимого регистра на два разряда.По следующему сигналу от блока 5,поступающему на сумматор 19, происходит сравнение терка регистра 14 сосдвинуться термом регистра 15 и сложение с содержимыми суьиатора 19. Еслипосле этого цикла содержимое сумматора 19 не равно фОф, можно утверждать, что терм регистра 14 не покрывает тари регистра 16, Если иа выходе элемента И 22 единица, необходимо перейти к модификации термов.Поясним все три варианта конкрет- Ииыми примерами.Вариант покрытияг в регистре 3терм А 1 Х 2 ХЗ, в регистр 2 - термх 1)2 Х 3 Х, т.е. в терке регистра 2содержатся все переменные терка реги Остра 3,Вариант неиокрытияг в регистре 3 терм Х 1 Х 2 ХЗ, в регистре 2 " термХ 1 Х 2 А 3 Х 4, т.е. в термах содержатся вэаимоинверсная переменная .Х 1; щ Вариант модификации: в регистре 3 - терм Х 1 Х 2 ХЗ, в регистра 2 " терм Х 1 ХЗ,. Х т.е, в терме регистра 2 отсутствует одна или несколько переменных, находящихся в терке регистра 3.Работа устройства для кажцого из трех указанных вариантов.Если терм регистра 2 покрывается термом регистра 3, сигналом блока 5 из блока 1 в регистр 2 считывается следующий терм, который подвергается анализу на наличие исследуемой переменной, и, если она в этом терме присутствует, сигналом бг:ока 15 из блока 1 на регистр 3 вновь считывается Первый терм. Этот терм анализируется на наличие исследуемой переменной в блоке 4. Если исследуемая переменная при этом терме присутствует,она инвертируется, и терм с инвертированной переменной вновь поступает на ре. гистр 3. Далее терм регистров 2 и 3, как указывалось, вновь поступает в блок 9.Если имеет место вариант непокрытия, сигналом блока 5 в регистр 3 из блока 1 считывается следующий терм, /Далее этот терм анализируется на наличие исследуемой переменной и т.д.В случае необходимости модификации устройство работает следующим образом.Из блока 9 в блок б подается сигнал на разрешение модификации, Терм, который нужно модифицировать, поступает из регистра 2 на элементы ИЛИ группы 29. Иодифицирующий терм поступает иэ регистра 3 на инверторы группы 32, В случае отсутствия переменной в терме, поступающем из регистра 2 н наличии этой же переменной в терме, приходящем нз регистра 3, ла выходе элемента И группы 25 образуется счгнал, управляющий элементом ИЛИ 29, выходной сигнал которого через элемент 30 поступает на группу элементов И 27. Кроме того, этот сигнал поступает на входы элементов И группы 26, куда приходят сигналы выхода инверторов 32, определяющие наличие переменных в терме регистра 3. В случае совпадения сигналов с элементов И группы 26, сигнал поступает на входы элементов группы 29 и снимается с выходов регистра 23 и в случае совпадения навыходе элементов И группы 27, образуется на выходе блока 6 промодифицированный терм, который заносится в блок 1. Процесс модификации заключается в добавлении к терку регистра 2 недостающих переменных иэ терма регистра 3 в инвертированном виде. Причем эа один такт модификации добавляется только одна инвертированная переменная, Промодифициро" ванный термзатем записывается в. блок 1, Информация о количестве промодифицированных термом переноситсяиз блока б в блок 5, По окончании модификации первый из промодифицированных термов из блока 1 считывается врегистр 2. При этом в регистр 3 считывается терм, следующий за модифицирующим. После этого терм регистра 3анализируется на наличие исследуемойпеременной, н случае наличия переменная иннертируется, и вновь определя,ется покрытие терма регистра 2 термом регистра 3.Работа с промодифицированными термами заканчивается по сигналу блока5, свидетельствующему о том, что всепромодифицированные термы исследованы, после чего из блока 1 в регистр2 считывается следующий терм.По окончании анализа последнеготерма, считываемого из оегистра 3 попоследней модификации, из блока 15подается сигнал на блок 7 и терм,записанный н регистре 2, являющийся 20тестом, выводится из устройства наиндикатор 8,Аналогичным образом синтезируютсятесты и по всем другим переменным.В результате на индикатор последовательно но времени выводятся тесты,Предлагаемое устройство существенно 1 роще в технической реализации,чемизвестное, так как представляет собойодин специализированный процессор содним запоминающим устройством. Этообусловливает и более высокую надежность работы,Формула иЗобретения, 1. Устройство для синтеза тестов, содержащее первый и второй регистры, блок управления, первая группа выходов которого соединена с группой 40 управляющих входов блока перативной памяти, вторая группа выходов - с группой управляющих входов блока сопряжения, группа выходов которого подключена к группе входов блока ин- д дикации, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит анализатор термов, блок контроля покрытий и модифика" тор термов, группа управляющих входов которого подключена к третьей группе выходов блока управления,первая группа информационных входов к первой группе выходов первого регистра, вторая группа информационных входов - к первой группе выходов второго регистра, третий информационный вход модификатора термов подключен к первому выходу блока контроля покрытий, йервая группа выходов - к группе информационных входов блока 40 оперативной памяти, вторая группа выходов модификатора термов подключена к первой группе входов блока управления, вторая группа входов и третья группа выходов которого соеди иены с второй группой выходов и первой группой входов блока контроля покрытий соответственно, вторая группа входов блока контроля покрытиЯ подключена к второй группе выходов второго регистра, первой группой нходон соединенного с группой входов первого регистра и группой выходов блока оперативной памяти, второй группой входов - с группой выходов анализатора термов, первая группа входов которого подключена к третьей группе входов блока контроля покрытий и второй группе выходов первого регистра, третья группа выходон которого подключена к группе информационных входов блока сопряжения, вторая группа входов анализатора термов соединена с четвертой группой выходов блока управления,2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что анализатор термов содержит группу элементов ИЛИ, группы элементов И и И-НЕ, первый регистр, группа выходов которого подключена х первым входам элементов И группы, выходы элементов ИЛИ группы соединены соответственно с вторыми входами элементов И группы, третьи входы которых и группа входов первого регистра являются второй группой входов анализатора, первая группа входов которого подключена к входам элементов ИЛИ группы и к первым входам элементов И-НЕ группы, вторые входы которых подключены к выходам элементов И группы, а выходы являются группой ныходов анализатора.3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок контроля покрытий содержит первый и второй регистры, первую и вторую группы элементов И, группу сумматоров по модулю дна, дешифратор, сумматор, элемент ИЛИ и элемент И, первая группа входов блока соединена с управляющими входами элементов И первой и второй группы и группы сумматоров по модулю дна, второго регистра и сумматора, вторая группа входов блока контроля покрытий - с входами первого регистра, третья группа входов - с входами второго регистра, первые выходы первого регистра соединены с первыми входами элементов И первой группы и первыми входами сумматоров по модулю два группы, вторые выходы - с первыми входами элементов И второй группы и вторыми входами сумматоров по модулю два группы, третьи и чет"нертые входы которых подключены к выходам элементов И первой и второй групп и входам сумматора соответственно, выходы сумматора через дешифратор подключены к входам элемента И, выходы сумматоров по модулю дна группы подключены к соответствующим входам элементов ИЛИ,выходы второго регистра соединены соответственнос вторыми входами элементов И первойи второй групп,4, Устройство по и, 1, о т л ич а ю щ е е с я тем, что модификатор термов содержит. первый и второйрегистры, первую, вторую и третьюгруппы элементов И, элемент ИЛИ,группу элементов ИЛИ, элемент задержки, первую и вторую группы инверторов, группа инэерсных выходов первого регистра соединена с первыми входами элементов И первой группы, вторыми входами подключенной к группе выходов второго регистра, выходамик первым входам элементов И второйгруппы и входам элемента ИЛИ, выходкоторого через элемент задержки подключен к первым входам элементов Итретьей группы, вторые входы которыхсоответственно соединены с единичными выходами первого регистра, а выходы - с первой и второй группой выходов модификатора, первая группа ин"формационных входов которого подключена к выходам второй группы элементов И и входам первой группы элементов ИЛИ, выходы которых соединены спервыми входами первого регистра не"посрегственно и через первую группуинзерторов - с вторыми входами первого регистра, вторая группа информао ционных вхоцов модификатора подключена через вторую группу инверторовк вторым входам второй группы элементов И,Источники инфорь.ацин,принятые во внимание при экспертизе15 1. Авторское свидетельство СССРВ 570897, кл. 0 Об Г 11/00, 1976.2, Авторское свидетельство СССРВ 52418"., кл. 6 06 Г 11/00, 1976857998 оставитель И, Алексеехред М. Рейвес ектор С, щ Редактор П,ай ое одпиР Тираж 7 Я 5И Государственного комитета Сделам изобретений и открытий5, Москва, Ж, Раушская набР з 7246/8 ВН