Устройство для реконфигурации резервируемых блоков

,1 Ф.Ф ПИСАНИЕ ИЗ ОБРЕТЕ К АВТОРСКОМУ С ЕЛЬ 1. : 2(21) 4856174/24 . схемы сравнения (5, 25, 28), 1 дешифратор (22) 01,08.90 состояний (8), 1 триггер (11), 3 элемента И (46) 23.02,93. Бюл, 3 Ф 7 (12, 13, 14), 3 группы элементов И (29, 30, 31), (71) Конструкторское бюро электроприбора группу элементов ИЛИ (9), 1 элемент ИЛИ строения .(15), 1 задатчик констант(4),2 сумматора(24; (72) Н,К,Байда, В,Н.Середа, В.С.Харченко, 27), 2 преобразователя прямого кода в ин- Г.Н,Тимонькин, В,Г.Литвиненко и С,Н.Тка- версный (23,26) и 1 регистр (10), 1 выход ченкосигнала исправности(17),2 синхровхода(21, (56) Авторское свидетельство СССР 22), 1 выход сигнала отказа устройства.(20), М 1390612, кл, 6 06 Р 11/16, 1986. 1.выход сигнала пониженной точности (19),Авторское свидетельство СССР, . 1 выход сигнала отказа схем сравнения (18), М 1727125, кл, 6 06 Е 11/20, Н 05 К 10/00, 1 выход данных (16). 1-24-25-8-14-11 - 31- 1990. .9-10-16, 3-26-27-28-8-12-19, 3-23-24, 2- (54) УСТРОЙСТВО ДЛЯ РЕКОНФИГУРА, 4 - 25, 4-28, 1-5-8-15-18, 2-5, 3-31, ЦИИ РЕЗЕРВИРУЕМЫХ БЛОКОВ .2 - 30-9, 1-29-9, 8-30, 8 - 29, 2-17, 8-31, 21- (57) Сущность изобретения: устройство со,8 - 11-13-20,22-11-12,8-13,15-10.3 ил., держит: 3 резервируемых блока (1, 2, 3), 3 1 табл.Изобретение относится к области цифровой вычислительной технике и может быть использовано при построении высоконадежных устройств на основе разнотипных резервируемых блоков.Известно устройство для контроля вычислительных машин. содержащее два резервируемых блока (машины), элемент сравнения, триггер, коммутатор, элементы . И, ИЛИ.Недостатком указанного устройства является как низкая надежность, обусловленная наличием лишь двух резервируемых блоков, так и низкая достоверность функционирования, обусловленная тем, что возможна только фиксация момента отказа одного из блоков, выдача достоверной информации после этого невозможна.Из известнь.х устройств наиболее близким по технической сути и достигаемому положительному эффекту является устройство содержащее три резервируемых блока, три схемы сравнения, дешифратор состояний, триггер, три элемента И, три группы элементов И, группу элементов ИЛИ и элемент ИЛИ, причем группы выходов первого из резервируемых блоков подключены соответственно к первой и второй группам входов первой схемы сравнения, входы дешифратора состояний соединены с выходами трех схем сравнения, первый выход - с выходом сигнала исправности устройства, а второй выход - с первым входом первого элемента И, причем входы группы элементов ИЛИ подключены к выходам трех групп элементов И, выход группы элементов ИЛИ является информационным выходом устройства, кроме того информационные выходы первого-тоетьего резервируемого блоков соединена соответственно с первыми входами первой-третьей групп элементов И.В связи с этим целью изобретения является повышение надежно ти устройства.Сущность изобоетгния состоит в увеличении надежности путем обеспечения решения задач третьим резервированным блоком по более простым (" грубым" ) алгоритмам, на основе применения более простых и надежных программно-аппаратных- средств; организации контроля за разностью между значениями, выдаваемыми первыми двумя и третьим блоками; организации поразрядного сравнения данных, поступающих с выходов первых двух блоков,Задатчих констант, первый и второйблоки сравнения, каждый из которых содержит преобразователь кода, сумматор, элемент сравнения и обусловленные ими связи позголяюторган.;зевать контроль за разностью между значениями данных на выходахпервого, второго и третьего блоков,Триггер, третий элемент И и обусловленные ими связи позволяют реализовать5 управление группами элементов ИЛИ в зависимости от состояния резервируемыхблоков,Первый и второй элементы И и обусловленные ими связи предназначены для фор 10 мирования сигналов о работе устройства спониженной точностью и об отказе последнего соответственно,Регистр и обусловленные им связипредназначены для временного хранения15 данных, выдаваемых на выход устройства.На фиг.1 представлена функциональнаясхема устройства для реконфигурации; нафиг,2 - функциональная схема первого(второго) блоков сравнения; на фиг.З - времен 20 ная диаграмма работй устройства.В таблице приведены соответствия функционирования дешифратора.На фиг.1-3 использованы следующиеобозначения: 1-3 - первый-третий резервируемые блоки, 4 - задатчик констант, 5 - 7 -первый-третий блоки сравнения, 8 - дешифратор состояний, 9 - группа элементов ИЛИ,10 - регистр, 11 - триггер, 12 - 14 - первыйтретий элементы И, 15 - элемент ИЛИ, 16 -30 выход данных устройства, 17 - выход сигнала исправности устройства, 18 - выход "отказ блоков сравнения" устройства, 19 -выход сигнала пониженной точности устройства, 20 - выход сигнала отказа устрой 35 ства, 21, 22 -первый и второй синхровходы. устройства 23(26) - первый и второй преобразователи прямого кода в обратный, 24(27)- первый (второй) сумматор, 25(28) - первая(вторая) схема сравнения, 29-31 - первая 40 третья группа элементов И;Первый 1, второй 2 резервируемые блоки, а также третий резервируемый блок 3предназначены для синхронной выдачи требуемых данных по тактовым импульсам, по 45 ступающим с первого входа синхронизацииустройства. Причем в случае исправностиблоков данные на выходах первого 1 и второго 2 блоков должны совпадать, а на выходе третьего 3 отличаться не более, чем на50 заранее заданную величину, Первые дваблока проводят вычисления по гораздо более сложным, но и более точным алгоритмам(кроме того, они могут иметь более сложнуюаппаратурную реализацию), чем третий55 блок, проводящий вычисления по грубым,но простым и небольшим алгоритмам (аппаратная реализация также может быть существенно проще). Вследствие этогонадежность третьего блока может быть существенно выше надежности как аппарат5 10 ной, так и програмлной, двух первых (идентичных блоков).Блоки сравнения б, 7 предназначеныдля вычисления разности между даннымина выходе первого блока 1 и выходе третьего 3, и выходе второго блока 2, и выходетретьего 3 соответственно.Преобразователи кода 23, 26 первого 6и второго 7 блоков сравнения предназначены для преобразования данных, поступающих с выхода третьего блока 3, из прямогокода в обратный для последующей реализации вычитания.Сумматоры 24, 27 первого 6 и второго 7блоков сравнения предназначены для оты-.скания разнасти между данными на выходах первого блока 1 и выходом второго 3 имежду данными на выходах второго блока 2и выходом третьего 3 соответственно.Схемы сравнения 25, 28 предназначеныдля проверки того, превышает ли разность,поступающая с выходов сумматоров 24, 27соответственно, заранее заданную величину, поступающую с выхода задатчика 4 констант.Дешифратор состояний 8 предназначен.для определения состояния устройства в соответствии с сигналами, поступающими свыходов элемента сравнения 5, первого 1 ивторого 23 блоков сравнения.Группа элементов ИЛИ 9, первая 29 -третья 31 группы элементов И,предназначены для коммутации на вход регистра 10 выхода соответствующего резервируемогоблока в соответствии с управляющими сигналами.Регистр 10 предназначен для временного хранения данных, выдаваемых на выход 16 данных устрсйства,Триггер 11. элемент И 14 предназначены для управления третьей группой элементов И в зависимости от состояния третьегорезервируемого блока 3.Элемент И 12 предназначен для формирования сигнала "говорящего" а том, что навыход 16 устройства поступают данные свыхода третьего блока 3.Элемент И 13 предназначен для формирования сигнала аб отказе устройства в целом,Элемент ИЛИ 15 предназначен дляформирования сигнала о том, чта один изблоков сравнения б, 7 или схема сравнения5 отказали.Устройство работает следующим образом,Все резервируемые блоки 1 - 3, а такжезадатчик констант 4 работают синхронно,Причем данные на выходах всех трех блоковлогут изменяться только по заднему фронту 15 20 25 30 35 40 45 50 55 импульгав. поступающих с синхровхода 21 устройства, изменение данных происходит не обязательно в каждом такте (в зависимости от решаемых задач, см. Фиг.3). В случае "опоздания" изменения данных э 1 от резервируемый блок считается отказавшим,Итак, в исходном состоянии триггер 11 в нулевом состоянии, все резервируемые блоки исправны, а значит данные на выходах первого 1 и второго 2 резервируемых блоков совпадают, а на выходе третьего 3 - отличаются не более, чем на константу, вырабатываемую задатчиком 4 констант, т,е. лежат в заданном диапазоне. Следовательно, на инверсном выходе элемента сравнения 5 будет нулевой потенциал, на выходах блоков б, 7 сравнения также должны быть нули.Рассмотрим работу этих блоков (фиг,2), На А - вход элементов сравнения 25, 28 обоих блоков б, 7 поступает константа с выхода задатчика 4 констант. На первый вход сумматоров 24, 27 поступают данные от первого 1 и второго 2 резервируемых блоков соответственно, а на вторые входы сумматоров - обратный код данных, поступающих с выхода третьего 3 резервируемого блока через преобразователь када 23(26), в котором происходит преобразование данных в обратный код. Таким образом, сумматоры 24, 27 реализуют вычитание данных и на их выходе получаем разность значений, выдаваемых первь 1 м, вторым и третьим каналами. Эта разность не должна превышать константы, выдаваемой задатчиком 4 констант, Эта проверка осуществляется с помощью схем сравнения 25,28. Следовательно, так как все бла"и 1-3 исправны, то разность, поступающая на В- входы этих элементов сравнения будет не более константы, поступающей на А-входы, - на выходах "А " элементов сравнения 25, 28, а следовательно - на выходах блоков 6, 7 сравнения будут нули (см. Фиг.2),Таким образом, на всех трех входах дешифратора состояний 8 - нули. следовательно, на всех его инверсных выходах, кроме нулевого, будут единицы. Нулевой потенциалл на выходе 17 устройства свидетельствует об исправности всех резервируемых блоков 1-3. Так как на всех остальных выходах дешифратора состояний 8 единицы, то первый 29 и второй 30 группы элементов И открыты, их прямые управляющие входы соединены соответственна первого - с выходами 1,3 и 7. а второго - 5.и 7 дешифратора состояний, Информационные же входы этих двух групп элементов И соединены с выходами первого 1 и второго 2 резервируемых блоков соответственно. Третья же группа10 20 25 30 40 50 элементов И закрыта, так как на инверсный управляющий вход его поступает единица с выхода 7 дешифратора состояний 8, Инфор мационный вход его соединен с выходом третьего 3 резервируемого блока. Таким образом, на вход группы элементов ИЛИ 9 будут поступать данные с выходов первого 1 и второго 2 резервируемых блоков (далее слово "резервируемых" будем опускать), но так как эти данные полностью совпадают, искажения произойти не может, По заднему фронту очередного тактового импульса эти данные запишутся в регистр 10, попадая на выход 16 данных устройства (см. фиг.3),В таблице приведена полная группа событий, которые могут произойти в устройстве. Итак, на входы дешифратора состояний 8 поступает три сигнала, следовательно, дешифратор состояний может находитсься в восьми состояниях, Первое мы рассмотрели, остановимся на остальных,Первое состояние соответствует случаю, когда схема сравнения 5 выдала сигнал о несовпадении данных на выходах блоков 1, 2 между собой, В то же время.расхождение данных на их выходах по сравнению с третьим каналом в норме, Следовательно, даннь.е могут быть использованы для дальнейшей работы, Одна из возможных причин такого явления - сбой в младших разрядах данных, Для того, чтобы не допустить дальнейшего искажения данных первого 1 и второго 2 блоков при объединении по ИЛИ в группе элементов 9, первая группа элементов И 29 блокируется и данные на вход регистра 10 идут с выхода второго блока 2.Появление единицы на выходе 17 "все исправно" устройства и на выходах 18, 19, 20 говорят о том, что устройство находится именно в таком состоянии, в котором точность данных на выходе 16 находится под некоторым сомнением,Состояния 3 и 5 (см. таблицу) соответствуют отказу какого-либо из блоков 6, сравнения или схе;лы сравнения 5, так как выдается сигнал о несовпадении данных только между первым блоком и третьим блоком 3. В то же время данные на выходах первого 1 и второго 2 блоков и второго 2 и третьего 3 блока совпадают. Ситуация в пятом состоянии аналогична. Следовательно, дать однозначный ответ на выходе какого из блоков 1 - 3 находятся правильные данные невозможно, поэтому на выход 18 "отказ блоков сравнения" устройства выдается единичный потенциал с выхода элемента ИЛИ 15, на инверсные входы которого поступают нули с выхода 2 и выхода 4 дешифратора состояний 8. Этой же единицей обнуляется регистр 10,Состояние четвертое. Схема сравнения 5 выдает сигнал о несовпадении данных, блок сравнения 6 говорит о превышении разности между данными первого блока 1 и третьего блока 3 константы, т.е. допустимых пределов. Следовательно, первый блок 1 отказал. На выходе 3 дешифратора состояний 8 появляется нуль, который блокирует вторую группу элементов И 30, Теперь на вход регистра 10 поступают данные с выхода второго блока 2.Состояние шесть аналогично выше приведенному с той лишь разницей, что отказавшим считается второй блок 2. а данные поступают с первого 1.Состояние семь. В этом состоянии происходит превышение разности между данными обоих первого, второго и третьего блоков, атак как данные на выходах первого и второго блоков совггадают, (нуль на выходе элемента сравнения 5), то считаем открзавшим третий блок 3. Данные на выход 16 устройства поступают аналогичному первому состоянию. Но кроме этого нуль с выхода 6 дешифратора состояний 8 поступает на инверсный 1-вход триггера, на прямой К- вход которого поступает нуль с закрытого элемента И 14 (на одном из его входов нуль с выхода 6 девХифратора 8), По заднему фронту очередного тактового импульса, поступающего с синхровхода 22 устройства, триггер 11 переключается в единичное состояние, на его инверсном выходе будет нуль, который блокирует третью группу элементов И 31,Восьмое состояние, Наличие единицы на всех входах дешифратора состояний 8 говорит о возникновении отказов в двух из трех резервируемых блоков, Так как невозможно определить остались ли исправные блоки или нет, и если "да", то кахой именно, то на вход регистра 10 коммутируется выход третьего блока в предположении, что именно он остался исправным, как самый надежный из трех, При этом на выход 19 сигнала пониженной точности устройства выдается единичный потенциал, свидетельствующий о таком режиме. Но это происходит лишь в том случае. если до этого дешифратора состояний 8 находился не в седьмом состоянии (см. таблицу; т.е. блок 3 не был признан отказавшим, В противном случае все группы элементов И 29-31 блокируются и очередным импульсом в регистр 1 С будут записаны нули (см. фиг.З, шестой. седьмой импульсы), Реализуется это следующим образом.Дешифратор состояний 8 из любого состояния произвольно может пГ.р.йти в любое другое в зависимости от си,я на его10 1797121 510 15 20 25 3035 40 45 50 55 входах, Итак, если до перехода в восьмое состояние дешифратор состояний 8 находился не в седьмом состоянии, то триггер 11 находится к моменту перехода в восьмое состояние в нуле, так как на обоих входах элемента И 14 находились единицы (см.фиг.1 и таблицу), а его выход соединен с К-входом триггера 11, Переход дешифратора состояний 8 из состояния в состояние (за исключением третьего и пятого, переход в которые может произойти в любой момент времени при отказе элемента 5 и блоков б и 7, но в этом случае обнуляется регистр 10, выдача ложных данных на выход 16 устройства невозможна) происходит по заднему фронту импульсов, поступающих с первого синхровхода 21 устройства, после изменения данных на выходах блоков 1-3.Допустим дешифратор состояний 8 изпервого состояния перешел в седьмое, Т.е., по заднему фронту импульса, поступающего с первого синхровхода 21 устройства, на выходе 6 дешифратора состояний 8 появляется нуль, который поступает на инверсный 1-вход триггера 11. Па очередному 2 и б-й импульсы на фиг,З) тактовому импульсу, поступающему с второго синхровхада 22 устройства, триггер 11 переходит в единичное состояние, и на его инверсном выходе появляется нуль, который блокирует третью группу элементов И 31.В случае, если после этого дешифратор состояний 8 перешел в любое другое состояние кроме восьмого, то по заднему фронту . очередного тактового импульса с синхравхода 22 устройства триггер 11 вновь переходит в нулевое состояние 4-й импульс, фиг.З), так как нуль с 1-входа исчезает, а на К-вхаде появляется единйца, идущая с выхода элемента И 14, на оба входа которого поступают теперь две единицы с выходов б и 7 дешифратора 8 состояний,Если же из седьмого состояния дешифратор состояний 8 переходит в восьмое, тогда нуль с выхода 7 дешифратсра состояний 8 блокирует первые две группы элементов И 29, 30. а нуль с выхода трггггера 11 блокирует третью группу элементов И 31. Следовательно, на информационный вход регистра 10 поступают одни нули, которые и будут записаны в него по заднему франту очередного седьмого, фиг.З) тактового импульса. поступающего с первого синхровхада 21 устройства. Кроме того, на аба инверсные входа элемента И 13 поступают нули с выхода 7 дешифратора состояний 8 и выхода триггера 11. На выход 20 устройства поступает единичный потенциал. сигнализируя сб отказе устройства в целом. Если же переход в восьмое состояние произошел из любого другого кроме седьмого, то в этом случае триггер 11 находится в нулевом состоянии. Появление нуля на выходе 7 приводит к блокировке первых двух групп элементов И 29, 30 и деблокировке третьего 31, так как на инверсный управляющий вход поступает нуль с выхода 7 дешифратора состояний 8, а на прямой управляющий вход - единица с выхода триггера 11. Кроме того, эти же сигналы появляются на инверсном и пряггсм входах элемента И 12, С его выхода единица поступает нЬ выход 19 сигнала пониженной точности устройства, сигнализируя о там, что на выход 16 поступают данные с выходатретьего блока 3, Формула изобретения Устройство для реконфигурации резер. вируемых блоков, содержащее три резерви руемых блока. три схемы сравнения, дешифратор состояний, триггер, три элемента И, три группы элементов И, группу элементов ИЛИ и элемент ИЛИ, группы в ходов первого из резеовируемых блоков подключены соответственно к первой и втооой группам входов первой схемы сравнения, входы дешлфратора состояний соединены с выходами трех схем сравнения, первый выход - с выхода. г сигнала исправности устройства, а второй выход - с первым входом первого элемента И, причем входы группы элементов ИЛИ подключены к выходам трех групп элементов И, о т л ич а ю щ е.е с я тем, что, с целью повышения надежности устройства, в него введены задатчик констант, два сумматора, два преобразователя прямого када в обратный и регистр, выход которого является выходом данных устройства, синхравход соединен с первым синхравходом устройства, вход сброса - с выходом элемента ИЛИ и с выходом сигнала отказа схем сравнения устройства. а группа информационных сходов - с выходами элементов ИЛИ группы, третий и четвертый выходы дешифратора состояний подключены к первому и старому входалг соответственно элемента ИЛИ, пятый и шестой выходы - к первым и вторым входам соответственна злелгентов И первой группы, седьмой выход - к третьим входам элементов И первой группы, к первым входам элементов И второй и третьей групп, к второму входу первого элемента И и к инверсному входу второго элемента И и к первому инверсному входу третьего элемента И, выход которого является выхода "г сигнала отказа устройства, восьмой выход дешифратара состояний соединен с втсрыми входами элелгентоа И второй группы, а второйвыход - с 1-входом триггера, С-вход которого подключен к второму синхровходу устройства, К-вход - к выходу первого элемента И. а инверсный выход - с вторым входом элементов И третьей труппы, к второму инверсному входу третьего элемента И, к прямому входу второго элемента И, выход которого является выходом сигнала пониженной точности устройства, группа выходов задатчика констант подключена к первым группам входов второй и третьей схем сравнения, группа выходов первого . резервируемого.блока - к первой группе входов первого сумматора и к группе входов элементов И первой группы; группа выходов второго резервируемого блока - к первой группе входов второго сумматора и к группе входов элементов И второй группы, 5 группа выходов третьего резервируемогоблока - к группе входов элементов И третьей группы и через соответствующие преобразователи прямого кода в обратный - к вторым группам входов первого и второ го сумматоров, группа выходов каждого изкоторых соединена с второй группой входов второй и третьей схем сравнения соответственно, причем третий резервируемый блок является эталонным.151797121 Составитель В.ЛитвиненкоРедактор Т.Иванова Техред М.Моргентэл Корректор О,Кравцова дательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 Производствен аз 654 ТиражВНИИПИ Государственного комитета по изоб113035, Москва, Ж, Ра Подписноеениям и открытиям при ГКНТ ССкая наб 4/5