Устройство управления прерываниями

(57) Илитель РАВЛЕНИЯ ПРЕРЫОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Патент США У 3421150кл. О 06 У 9/46, 1969.Авторское свидетельствР 670937, кл. С 06 Р 15/1 зобретение относится к вычис ной технике и может быть при менено в многопрограммных, многопроцессорных системах. Цель изобретения - упрощение устройства. Этодостигается за счет введения в уст. -ройство блока выделения наименьшегоприоритета, элемента сравнения игруппы элементов И с соответствующими функциональными связями междуними и известными блоками устройства. Устройство обслуживает системуиз и источников запросов (процессоров), в которой одновременно можетобрабатываться произвольное множество задач (программ). 2 з.п. ф-лы,3 ил.Изобретение относится к вычислительной технике и может быть применено, в частности, в многопрограммных, многопроцессорных системах.Цель изобретения - упрощение устройства,На фиг. 1 показана схема устройства управления прерываниями; на фиг. 2 - схема блока выделения наименьшего приоритета; на фиг. 3 схема блока приоритетного выборазапросов.Устройство управления прерываниями содержит (фиг. 1) блок 1 приоритетного выбора запросов, регистр 2 заполненных очередей, блок 3 опре-, деления старшей единицы, блок 4 выделения наименьшего приоритета, схему 5 сравнения и группу 6 элементов И, Входы блока 1 соединены с входами 7 запросного слава устройства. Первая группа выходов блока 1 подключена к входам установки в0", а вторая группа выходов - к входам установки в "1" соответствующих разрядов регистра 2 заполненных очередей. Устройство имеет также выход 8. Выход регистра 2 соединен с входом блока 3 определения старшей единицы, выход которого подключен к выходу наиболее приоритетной непустой очереди устройства и к первому входу схемы 5 сравнения. Второй вход схемы 5 сравнения соединен с первым выходом блока 4 выделения наименьшего приоритета, а выход подключен к первым входам элементов И группы 6. Вторые входы, элементов И группы 6 соединены с соответствующими выходами блока 4, а выходы подключены к соответствующим выходам 9 устройства, Входы блока 4 соединены с соответствующими входами 10 текущего приоритета устройства. Блок 1 приоритетного выбора запросов (фиг. 2) содержит группу 11 из п триггеров, где и количество запросов, коммутатор 12, элемент И-НЕ 13, элемент 14 задержки, дешифратор 15 и группу 16 элементов И-НЕ. Первые входы элементов И-НЕ группы 16 соединены с входом старшего разряда соответствующих входов 17 блока, вторые входыс входом элемента 14 задержки, выходом элемента ИЛИ-НЕ 13 и стробирующим входом дешифратора 15, входы элемента ИЛИ-НЕ 13 подключены к пря 1242948 20 оритета (фиг. 3) содержит п счетразом. 50 55 5О5 25 ЗО 35 40 мым выходам соответствующих триггеров 11 и к соответствующим управляющим входам коммутатора 12, информационные входы которого соединены с входами младших разрядов соответствующих входов 17 блока, Выход элемента 14 задержки подключен к входам установки в "0"триггеров 11. Вход установки в "1" триггера1., где )=:1, 2 п, соединен с выходом элемента И-НЕ 16,) и с (1+2)-ми входами остальных (и-,), элементов И-НЕ группы 16. Выход коммутатора 12 подключен к информационному входу дешифратора 15. Четные и нечетные выходы дешифратора 15 подключены соответственно к первой и второй группам выходов .18 блока.Блок 4 выделения наименьшего причиков 19, коммутатор 20, элемент 21 задержки, элемент ИЛИ 22, генератор 23 тактовых импульсовВычитающий вход счетчика 19) (д=1, 2, , и) соединен с т-м выходом генератора 23 тактовых.импульсов, а информационный вход соединен с входом 24,) блока и с )-м информационным входом коммутатора 20, Выход заема счетчика 19) подключен к )-му управляющему входу коммутатора 20, к )-му входу элемента И 5 И 22 и к выходу 25) блока. Выход элемента. ИЛИ 22 соединен с входом пуска генератора 23 и с входом элемента 21 задержки, выход которого подключен к входам записи счетчиков 19. Выход коммутатора 20 соединен с выходом 26 блока 4 выделения наи-. меньшего приоритета.Устройство работает следующим обУстройство обслуживает систему из п источников запросов (процессоров), в которой одновременно может обрабатываться произвольное множество задач (программ). С течением времени количество задач в системе изменяется: при необходимости извне через каждый процессор в систему может поступать новая задача (множество увеличивается), после решения задача выбывает из системы (множество уменьшается). Каждой вновь поступившей в систему задаче присваивается определенный приоритет (возможно присвоение одинакового приоритета нескольким задачам). По мере поступ ления задач для каждого из возможных значений приоритета в системе формируется очередь на обработку. При этом часть очередей может быть пустой, если в текущий момент в системе отсутствуют задачи с данными приоритетами.Каждый из процессоров может обрабатывать любую из задач. При этом процессору присваивается приоритет решаемой задачи (текущий приоритет). Кроме того, каждый из процессоров имеет свой, независящий от решаемых задач, постоянный приоритет (допустим; для первого процессора - наивысший, для п-го - наименьший),Распределение программ по процессорам с помощью предлагаемого устройства осуществляется следующим образом. При постановке задач на очередь в устройство по одному из входов 7 на вход блока 1 приоритетного выбора запросов поступает запросное слово. При отработке поступившего запроса блок 1 устанавливает в единицу один из разрядов регистра 2 заполненных очередей. Разрядность регистра 2 равна максимальному числу возможных текущих приоритетов в системе. Если при снятии задачи с очереди очередь окажется пустой, то на вход 7 поступает залросное слово, при отработке которого блок 1 обнуляет соответствующий этой очереди разряд регистра 2. Таким образом, наличие непустых очередей задач в системе отражается единичным состоянием разрядов регистра 2. Если на вход 7 устройства одновременно поступает несколько запросов, то в блоке 1 первым обрабатывается запрос процессора, имеющего более высокий постоянный приоритет,С выхода регистра 2 код поступает на вход блока 3 определения старшей единицы, где преобразуется в код номера приоритета непустой очереди с наивысшим приоритетом. Этот код поступает на вход схемы 5 сравнения и на выход 8 устройства. На второй .вход схемы 5 сравнения поступает код наименьшего текущего приоритета, вырабатываемый блоком 4. На вход блока 4 с входа 10 устройства поступают коды текущего приоритета процессоровБлок 4 пропускает на вход схемы 5 только код, со 1242948 30 55 5 О 15 2035 40 45 50 ответствующий наименьшему текущему приоритету, и вырабатывает на одном из выходов стробирующий сигнал, Если наименьший код текущего приоритета поступает по входу 10,1, то стробирующий сигнал поступает на вход элемента И 6. Если наименьший код текущего приоритета окажется на нескольких входах 10, то стробирующий сигнал поступает на вход того элемента И 6, выход которого соединен с входом процессора с наименьшими постоянными и текущим приоритетами.В случае, когда код на выходе блока 2 окажется больше кода на выходе схемы 5, появляется сигнал логической "1", который поступает на входы элементов И 6 и разрешает прохождение стробирующего сигнала с одного из выходов блока 4 на выход 9 прерывания устройства. По этому сигналу процессор с наименьшим текущим приоритетом прекращает обработку текущей задачи и начинает обработку новой задачи с более высоким приоритетом. Код очереди, где находитсяновая задача, поступает с выхода 8устройства. При этом процессор производит постановку старой задачина очередь и снимает с очереди новую задачу с выставлением соответствующих запросов на входе 7 устройства. Блок 1 приоритетного выбора запросов работает следующим образом.По одному из входов 171 блока поступает код запроса. Старший разряд кода приходит на вход элемента И-НЕ группы 16, а младшие разряды - на 1-й информационный вход коммутатора 12, Выходной сигнал элемента И-.НЕ 16 устанавливает в единичное состояние соответствующий триггер 111, Сигнал с прямого выхода триггера 111 поступает на 1-й управляющий вход коммутатора 12 и разрешает прохождение младших разрядов кода запроса через коммутатор 12 на информационный вход дешифратора 15. Этот же сигнал поступает на вход элемента ИЛИ-НЕ 13, выходной сигнал которого используется для стробиро-.вания дешифратора 15, для запрета нового запроса на элементы И-НЕ 16,а также задерживается элементом 14задержки на время, необходимое дляотработки запроса, и сбрасываеттриггеры 11 в нулевое состояние.10 15 20 25 30 При появлении стробирующего сигнала на одном из выходов дешифратора 15 появляется сигнал. Сигнал на четных выходах дешифратора используется для установки определенных разрядов регистра 2 заполненных очередей в единичное состояние, на нечетных выходах - в нулевое состояние.При одновременном появлении запроса на нескольких входах 17 блока на вход триггера 11 поступает сигнал только с выхода элемента И-НЕ 16,1 с меньшим ), т,е, отрабатывается запрос с большим приоритетом,Блок 4 вьделения наименьшего приоритета работает следующим образом. Коды текущих приоритетов, среди которых необходимо вьделить наименьший, поступают с входов 24 блока на входы соответствующих вычитающих счетчиков 19 и информационные входы коммутатора 20. Па выходному сигналу элемента 21 задержки в счетчики 19 заносятся входные коды текущих приоритетов. Сигналы заема на выходах счетчиков 19 отсутствуют. На выходе элемента ИЛИ 22 устанавливается сигнал логического 0, который разрешает формирование на выходах генератора 23 сдвинутых во времени импульсов. Сигнал на выходе элемента 21 задержки исчезает и счетчик 19, в котором находится код наименьшего приоритета, первым достигает состояния нуля. Тогда на его выходе вырабатывается сигнал заема, который поступает на соответствующий управляющий вход коммутатора 20 и разрешает прохождение через коммутатор 20 на выход 26 блока кода наименьшего приоритета, сопровождая его импульсом на выходе 25,). Этот же сигнал через элемент ИЛИ 22 поступает на входы элемента 21 задержки и генератора 23. Генератор 23 прекращает формирование выходных импупьсов, Через некоторое время на выходе элемента 21 задержки снова появляется сигнал, и блок начинает работу сначала. Формула изобретения 1. Устройство управления прерываниями, содержащее блок приоритетного выбора запросов, регистр заполненных очередей, выход которого 35 40 45 50 55 соединен с входом блока определения старшей единицы, выход которого сое,цинен с выходом наиболее приоритетной непустой очереди устройства, ,)-й вход блока приоритетного выбора запросов (,1=1 и, где и - количество запросов ) соединЕн с- м входом запросного слова устройства, о т.- л и ч а ю щ е е с я, тем, что, с целью упрощения устройства, оно содержит,блок вьделения наименьшего приоритета, схему сравнения и группу и элементов И, выходы которых подключены к выходам прерывания устройства соответственно, первые входы и элементов И группы соединены с выходом схемы сравнения, первый вход которой соединен с выходом блока определения старшей единицы, а второй входс первым выходом блока выделения наименьшего приоритета, 1-й выход которого (=:2 и+1) подключен к второму входу 1-го элемента И группы, )-й вход блока вьделения наименьшего приоритета подключен к )-му входу текущего приоритета устройства, первая и вторая группы выходов блока приоритетного выбора запросов подключены соответственно к входам установки в "О" и в "1" К-го разряда К=1 ш, где ш - количество градаций приоритета регистра заполненных очередей. 2. Ус.тройства по п. 1, о т л и - ч а ю щ е е с я тем, что блок вьделения наименьшего приоритета содержит и счетчиков, коммутатор,.элемент зацержки, элемент ИЛИ, генератор тактовых импульсов, причем )-й выход, генератора тактовых импульсов подключен к вычитающему входу )-го счетчика, информационный вход которого соединен с 1-м входом блока выделения наименьшего приоритета и с )-м информационным входом коммутатора, )-й управляющий вход которого соединен с выходом заема 1-го счетчика, с 1-м вхо,цом элемента ИЛИ и подключен к -му выходу блока вьделения наименьшего приоритета, первый выход которого соединен с выходом коммутатора, выход элемента ИЛИ подключен к входу пуска генератора тактовых импульсов, а через элемент задержкик входам записи и счетчиков.3. Ус.тройство по п. 1, о т л и ч а ю щ е е с я тем, что блок прио 4298ритетного выбора запросов содержитгруппу и триггеров, коммутатор, элемент ИЛИ-НЕ, элемент задержки, дешифратор и группу п элементов И-НЕ,причем первый вход )-го элемента И-НЕгруппы соединен с входом старшегоразряда-)-го входа блока, второй вход-свходом элемента задержки и с выходомэлемента ИЛИ-НЕ, )-й вход которогосоединен с прямым выходом 1-го триггера группы и с )-м управляющим входом коммутатора, )-й информационныйвхоД которого соединен с входамимладших разрядов,)-го входа блокасоответственно, выход коммутатора подключен к информационному входудешифратора, стробирующий вход которого соединен с выходом элементаИЛИ-НЕ, выход элемента задержки соеидинен с входом установки вО"триги 1 11геров группы, вход установки вкоторого соединен с выходом )-гоэлемента И-НЕ группы, выход р-го(р=п) элемента И-НЕ группы 10 соединен с (р+2)-ми входами всехпоследующих элементов И-НЕ группы,четные и нечетные выходы дешифратора подключены соответственнок первой и второй группам выходом 15 блока.706/48 ВНИИПИ Государст по делам изобр 113035, Москва, раж 671 нного комите Заказ одписно ССС тении и откры -35, Раушская, д. изводственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4