Устройство для сопряжения двух вычислитель-ных машин

(51)М. Кл. С 06 Г 3/04 с присоединением заявки ров Геоударствеииый квинтет(23 ) Приоритет -Опубликовано 15.02,81. бюллетень,% б Дата опубликования описания 18.02,81 ио ииаи изооротоиий и открытий(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН Изобретение относится к вычислительной технике и может быть использовано аля сопряжения авук электронно-вычислительнык машин, например при отладке одной из них,Известны устройства цля сопряжения ведущей ЭВМ (обычно мини-ЭВМ). с вецомой ЭВМ, например микро-ЭВМе цля отладки программного обеспечения последней, соцержащие схемы логического уптО равления, переключатели, элементы памяти, и специфицированы на опрецеленный сип микропропессоре еепомой ЭкпМ 1.Однако использование подобнык уст" ройств сопряжения предполагает нали 1 Б чие отлаженной аппаратуры микропроцессора, запоминающего устройства и блоков ввода-вывоца вецомой ЭВМ, вследствие чего область их применения ограничена. В основном они используются цля отлад ки программного обеспечения серийнык микро-ЭВМ.Наиболее близким потехнической сущности к прецлагаемому является устройство .сопряжения ведущего и ведомогоустройств, содержащее блок адресациии цешифрации, блок памяти, коммутатор,блок обработки асинхронных событий,блок контроля и клапан, информационныевходы которого являются вхоаами устройства сопряжения, связанными с шинойввода-вывода ведущего устройства, авыкоцы клапана соецинены с первымивходами блока адресации и аешифрациии блока памяти, первые выкоаы которого подключены к выкодам устройствасопряжения, связанным с ведомым устройством, при этом вторые выкоды бло;ка памятИ соецинены с первыми входамикоммутатора, вторые вкоаы которого подключены ко входам устройства сопряжения, связанным с шинами выводе и состояния ведомого устройства, е выхоаыкоммутатора соецинены с выходами стройства сопряжения, связанными с шинойввода-вывода вец"цего устройства. Входы блока обработки асинкроннык событийсоецинены со вкодами устройства сопря3 80 жения, связанными с анной состояния вецомого устройства, а выход его соединен с выхоцом устройства сопряжения, связанным со входом аины адресации- управления ведущего устройства. Второй вход блока ацресации и дешифрации соецинен со входом устройства сопряжения, связанным с выходом шины адресации управления ведущего устройства, а блок контроля соеципен с шинами адресации ввода-вывода вецушего устройства и блоком обработки асинхронных событий,51 О 15 20 25 зо 35 40 45 5 О 55 Нецостатком известного устройства является его низкое быстродействие, т, е, .побое взаимодействие межпу вецушей и вецомой ЭЬМ осушествляется посрецством многократного обращения к блоку памяти устройства сопряжения. Кроме того, сложность известного устройства и наличие цополнительной нерегулярной логической схемы, необходимой для связи устройства сопряжения с вецомым устройством, являются причиной того, что условия автономной работы ведомого устройства отличаются от условий работы его совместно с вецушим устройством, что, в свою очередь, снижает достоверЭто устройство сопряжения в основном используется цля осуществления режима диагностики ведомого устройства. При этом производится следующая послецовательность операций: сигналом вецушего устройства вецомое устройство выводится иэ рабочего режима, проиэвоцится заполнение памяти. устройства сопряжения, содержимое которой вызовет.в цальнейшем выполнение определенной диагностической операции, после чего вецушее уст родство выдает сигнал "работа", по которому ведомое устройстго с помощью большого числа логических схем, соцержашихся в нем, осушествляет выцачу ответа на полученную из блока памяти команду. Полу ченная ответная информация извлекается из опрецеленных ячеек блока памяти и обрабатывается вепушим устройством.Указанная последовательность должна повторяться цля каждого акта взаимодействия вепушего и ведомого устройства. При этом время, необходимое для подготовки команды запроса, и анализ ответной информации составляют существенно большую величину, чем время, необходимое для выполнения ведомым устройством требуемой команды, что не гоэволяет вести групповой межмашинный обмен информацией в ритме работы, присущем вецомому устройству 2). 64ность обмена ичформацией межиу вепушим и вецомым устройствами.Цель изобретения - повышение быстродействия устройства при групповом обмене информацией межцу ведущей и вецомой ЭВМ.Поставленная цель постигается тем, что в устройство для сопряжения двух вычислительных машин содержащее узел адресации и дешифрации, первый вход которого является управляющим входом устройства, память, первый выход которой является соответствующим выходом из группы управляюших выходов устройства, элемент И, вход которого является первым информационным входом устройства, авыход подключЕн, к входу памяти и второму входу узла адресации и цешифрации, первым выходом соединенного со вторым вхоцом памяти, узел формирования выхоцных управляющих сигналов и коммутатор, выходы которых являются, соответственно, управляющим и информационным выходами устройства, а первые, вторые и третьи входы - соединены соответственно с входом сигнала состояния устройства и первым и вторым входами синхронизации устройства, четвертый, пятый и шестой входы комму. атора подключены соответственно ко второму выходу памяти и второму, и третьему информационным входам устройства, ввецены три элемента И, два формирователя импульсов и два элемента задержки, причем второй, третий и четвертый выходы узла адресации и дешифрации поцключены. соответственно к управляющему входу второго элемента И и первым входам формирователей импульсов, вторые вхоцы которых соецинены соответственно с первым и вторым входами синхронизации устройства, а выхоцы соответственнос управляющими входами третьего и четвертого элементов И и через соответствуюшие элементы задержки - с первым и вторым выходами синхронизации устройства, информационные входы второго, третьего и четвертого элементов И соединены с выходом первого элемента И, выход второго элемента И является соответстиуюшим выхоцом из группы управляюших выходов устройства, выходы третьего и четвертого элементов И являются, соответственно, вторым и третьим информационными выходами устройства,На фиг. 1 привецена блок-схема предлагаемого устройства; на фиг. 2 -структурная схема вецомой ЭВМ (чертой помечены шины и линии микро-ЭВМ); на5 ,808фиг, 3 - функциональная схема формирователей импульсов,Елок-:хема устройства (фиг. 1) соцвржит ведущую 1 и ведомую ЗВМ 2, устройство 3 йля сопряжения, включающееэлемент 4 И, соединенный первьм информационным входом 5 устройства с шиной6 вывода информации ведущей ЭВМ 1,.узел адресации и цешифрации 7, память8, второй, третий и четвертый элементы9-11 И, соединенные через второй и третий информационные выходы 12 и 13устройства и управляющие выхоцы 14,соответственно, с шинами 15 и 16 ввоца и группой управляющих шин 17 эецбмой ЗВМ, включающий и управлякяцнйвыход 18, коммутатор 19, поцключенныйчерез второй и третий информационныевхоцы 20 и 21 устройства и вхоц.22сигнала состояния устройства соответст-.венно с шинами 23 и 24 вывоца и шиной25 состояния ведомой ЭВМ, а выхоцомчерез первый информационный выход 26устройства поцключен к шине 27 вводаведущей ЭВМ, формирователи 28 и 29импульсов управления, узел 30 формирования выхоцных управляющих сигналов,входы 31 и 32 синхронизации устройства,элементы 33 и 34 задержки, выходы 35и 36 синхронизации устройства, уцрааляюший выход 37, соединенный с шинбй 38управления ведущей ЗВМ, и вход 39, соединенный с шиной 40 управления веду"щей ЭВМ.Устройство прецназначено цля работыс ведомой ЗВМ, которая имеет канальнуюорганизацию основных внутренних связейи асинхронный характер обмена по выцеленным каналам. Ведомая ЭВМ (фиг, 2) вкпочает блок 41 обработки, модули ЛЗУ 42, модули ОЗУ 43, специализированные блоки ввоцавывода (ВУ) 44, через которые вецомая ЗБМ связана с внешним объектом ватроля и управнения.Устройство работает следующим об разом.Рассмотрим работу устройства сопряжения в режиме отладки вновь разрабатываемой специализированной микро-ЗИМ.Процесс отладки микропроцессорной системы, в которой велик объем вновь разработанных аппаратурных решений, обычно производится метоцомМслеаоэа. тельного приближения, т. е. отладка прокоцит этап контроль исправление. 8 режиме отладки следует обеспечить уцоб ную оперативную индикацию, регистрацию,корректировку, групповой ввод и выводинформации ПЗУ, ОЗУ, ВУ.Пусть ведущая ЭВМ 1 по отношениюк ЭВМ 2 является иссивным устройством и отдельные массивы ее ЗУ,ПЗУ,ОЗУ,ВУиспользуются в качестве ячеек реальныхблоков (ПЗУ, ОЗУ, ВУ ведомой микроЭВМ.После запуска ЭВМ 2 по шинам 23 .36 выставляет начальный ацрес, который сопровождается синхросигналом, поступающим на вхоц 31, и через узел 30;- воспринимающийся ведущей ЭВМ 1, как запрос на обслуживание, ЭВМ 1 считывает И содержимое слова запроса, формирует понему начальный адрес соответствующегомассива,в паннам случае ПЗУ, переключает коммутатор 19 на нужный вход. Дляэтого ведущая ЗВМ 1 выставляет через 2 й вход 5 и элемент 4 И слово управленияустройством сопряжения, которое цешифруется в узле.7, и переключает элементы памяти 8, управляющие коммутатором 19. После этого ЗВМ 1 через ком- И мутатор 19 и вход 20 считывает с шины 23 адрес ПЗУ, формирует в массиве ПЗУ исполнительный адрес, по которому считывает информацию и выставляетее через вхоц. 5 на. элемент 4 И устройщ ства. Значения старших разрядов информационного слова, являющихся его признаком, после дешифрации в узле 7 поступают на формирователь 28, на второйвход которого поступает синхросигналсо входа 31, Сигнал с выхода формирователя 28 открывает элемент 9 И, Приэтом запрашиваемая от ЭВМ 1 информация (без признака) с выхода элементаю4 И, минуя память 8 через элемент 9И, поступает через выход 12 на шину15 ввоца. Для устранения влияния переходных процессов на шине 15 через элемент задержки 33 выдается синхросигнал на выход 35, подтверждающий пригодность информации и воспринимаемыйведомой ЭВМ 2 как выполнение запроса.После приема информации с шины 15микро ЭВМ 2 снимает синхросигнал навходе 31, в результате чего элемент9 И через формирователь 28 закрывает- Ися и шина 15 освобождаетсяТаким образом, в каждом цикле своей работы микро-ЭВМ 2 считывает измассива ПЗУ ЭВМ 1 информацию, вос-принимаемую как команду. По коду прог- Ираммы у ЗВМ 2 возникает потребностьобращения к своему ОЗУ,. которое выполняется одной командой. В этом случае в одном цикле микро-ЗВМ 2 выставляет5296 7 80в устройство не один, а два запроса: обращение к ОЗУ для завершения текущей команды и обращение к ПЗУ для выборки слецующей команды.Ведущая ЭВЯ 2 считывает слово запроса 4 квк указано выше), по которому определяет очерецность удовлетворения запросов, Б данном случае первым уцовлетворяется запрос ОЗУ. Поэтому переключая коммутатор 19, ЭВМ 1 считывает информацию с шины 24 (адрес ОЗУ, операцию чтение или запись, а в случае записи и ценные); Удовлетворение запроса по операции чтения ячейки массива ОЗУ производится в ЭВМ 1 аналогично чтению команды из массива ПЗУ с той лишь .разницей, что выцаваемая ЭВМ 1 информация через элемент 4 И поступает на элемент 10 И, управление кото- рым производится через узел 7, на который поступает признак ОЗУ, и формирователь 29, Через открытый элемент 10 И информация поступае по шине 16 в ЭВЧ 2. Синхросигнал с выкоца элемента 34 задержки, поступая на выход 36, указывает на пригодность данных на шине 16. Происходит считывание этих даннык ЭВМ 2. В случае операции записи ЭВМ 1 с шины 24 через коммутатор 19 считывает и данные для записи в ОЗУ, кроме разрядов операции и адреса ОЗУ. Сформировав исполнительный адрес ОЗУ, ЭВМ 1 записывает туца принятые цанные после чего она через элемент 4 И вьлает на узел 7 признак ОЗУ. Дешифрованный сигнал с вы коца узла 7 через формирователь 29 и элемент 34 задержки поступает на выкоц 36, указывая ЭВМ 1 2 на удовлетворение ее запроса, После приема синхросигнада с выхоца 36 ЭВМ 2 снимает сигнал запроса со вкода 32. При этом формирователь 29 закрывает элемент 10 И, освобождая шину, 16, и приводит в исходное состояние элемент 34 задержки.Если запрос к ПЗУ (вход 31) не удовлетворен, ЭВМ 1 выполняет действия по его отработке, т. е. извлекает слецующую команду ие ПЗУ, аналогично ранее рассмотренному случаю начального пуска.Для управления микро-ЭВМ в устройстве выделены цве группы управляющих сигналов: импульсные и потенциальные.К первым относятся фпуск оцнократный",останова ко вторымзахват шин", работа-ша" и др, Импульсные сигналы получаются стробированнем данных, поступающих сэлемента 4 И через элемент 3.1 И и выходы 14 и 18 на шины 17, в то время как потенциальные сигнапы,выдаваемые также через элемент 11 И,сохраняются в памяти 8.формирователь 28 (29) - фиг, 4 состоит из триггера 45 с выходным инвертором-усилителем 46 и оцновибратораобразованного элемеитамн 47-50 И,диодом 51, резистором 52 и конденсатором 53, формирователь запускается импульсным сигналом, поступающим из уэпа6 7, в результат е чего на инверторе 46устанавливается уровень "1", открывающий элемент 9 И. Переключение триггера 45, а слецовательнь, и отключениеэлемента 9 И проискодит по положительф ному фронту сигнала на входе 31 устройства, который сигнализирует о снятиизапроса по соответствующей магистрали.Длительность формируемого импульса составляет 200 300 нс,Схемотехника узла 30 обуславливается особенностями вецущей ЭВМ, Длямини-ЭВМ, например М, достаточно обойтись обычной схемой 54 ИЛИ,которая на своем выкоце удерживает сиг 23 нал запроса к вецущей ЭВМ на протяжении времени присутствия оцного из запросов в вице потенциального уровня на любом входе.Таким образом, повышение достовер 30 ности обмена информацией при использовании прецлагаемого устройства сопря-.жения обеспечивается существенным сокращением объема оборудования (в частности объем памяти уменьшается в 15 д 20 раз). Кроме того, выходные элементы И на шинак и линиях устройства всторону вецомой микро-ЭВМ, допускающие функцию "проводное ИЛИ не требуют никакого дополнительного оборудования для согласования с вецомой ЭВМ,а время запроса и передачи ответной информации через устройство составляетменее 1, мкс, что, по крайней мере, меньше, чем в известном устройстве, использующем блок памяти в качестве буфера,Устройство сопряжения наиболее выгодноиспольэовать тогда, когда в ЗУ ведущейЭВМ заносится массив ПЗУ. Применение .в ведущей ЭВМ канала прямого доступак памяти позволяет довести общее времяобращения и выдачи из ПЗУ через устройство сопряжения цо 1-1,5 мкс. Это время соразмерно с циклом работы реального ПЗУ.Данное устройство сопряжения можетбыть использовано и в режиме испытанийблоков ЗУ, интерфейсных блоков разрабатываемой микро-ЭВМ. Ведущая ЭВМвместе с устройством сопряжения обеспе808296 10 9чивают максимальное быстродействие, выдавая на испытываемый блок адрес опе рацги и данные и считывая контрольные данные. Для обеспечения такого режима следует по-иному подключаться к устройству сопряжения со стороны вецомой ЗВМИ .2),К выходам 12 и 35, по которым пе" рецаются ацрес, данные и операция, подключаются шины испытываемых блоков ОЗУ, ВУ, (ПЗУ), которые в режиме от ладки подключаются к шинам 23 и 24 цля выцачи информации запроса в ЭВМ 1. К коммутатору 19 для считывания инфор мации из испытуемык блоков подвцочаются те шины, по которым в режиме от ладки микро-ЭВМ 2 принимает запрашиваемую информацию. При переходе с ре жима на режим не требуется вводить никаких изменений в схему устройства. Временное согласование обеспечивается прежними схемами управления клапанами и схемами задержки. Формула изобретения Устройство цля сопряжения двух вычислительных машин, содержащее узеладресации и дешифрации, первый вход которого является управляющим входом уст"ройства, память, первый выход которойявляется соответствующим выходом изгруппы управляющих выходов устройства,элемент И, вход которого является первым информационным входом. устройства,а выход поцключен к входу памяти и второму входу узла адресации и цешифрадни,первым выходом соединенного со вторымвхоцом памяти, узел формирования выход"нык управляющих сигналов и коммутатор,выходы которых являются соответственно управляющим и информационным выходами устройства, а первые, вторые и третьи входы соединены соответственно, с входом сигнала спстояния устройства и первым,и вторым к.ходами синкрониза ции устройства, четвертый, пятый и шестой входы коммутаторе подключены аеответственно ко второму выходу наиятя и второму, и третьему информационным входам устройства, от л и ч а ю щ е е 1 О с я тем, что; с целью повышения быстродействия устройства, в него ввецены три элемента И, цва формирователя импульсов и цва элемента задержки, причем второй, третий и четвертый выходы узла адреса ции и цешифрацни подключены соответственно к управляющему входу второго еле мента И и первым входам формирователей импульсов, вторые входы которых соецинены соответственно с первым и вторым входами синкронизации уст)эойства, а выходы соответственно с упраа ляющими входами третьего и четвертого элементов И и через соответствующие элементы задержки - с первым и вторым выходами синхронизации устройства, информационные входы второго, третьего и четверого элементов И соединены с вы кодом первого элемента И, выход второго элемента И является соответствующим выходом из группы управляющих выходов устройства, выходы третьего и четвертого элементов И являются соответственно вторым и третьим информационным выкоцами устройства. ЭЗИсточники информации,принятые во внимание при экспертизе,1. Авторское свидетельство СССР по805296 Составитель В. Вертлиб Техред Б.Гаврнлешко Кор актор М. Митро Рошко 34/81 Тираж 756 Под дискоВНИИПИ Госуда,ствен.ого комитета СССпо делам изобретений и открытий35, Москва, Ж 35, Раушская над, д, 4/5 аз 1 130 иал ППП Патент", г. Ужгород, ул. Проектная, 4