Цифровые электронные часы

(и 779967 ОП ИСАНИЕИЗОБРЕТЕЙ ИЯк авторскому свидетельству Союз Советски кСоциалистическиеРеспублик(23) П риоритет Опубликовано 15, 11.80. Бюллетень М 42 ао делам нзооретеннй н откритнйДата опубликования описания 18. 1 1.80 В. Н. Баешко, Е. А. Иванюта, В. А. Кажуро,В. А Обухович, В. А. Шиллер и И, Ф. Кузьмицкий(84) ЦИФРОВЫЕ ЭЛЕКТРОННЫЕ ЧАСЫ Изобретение относится к электронной технике, в иастности, к цифровым элект-, ронным часам, в том числе к наручным часам.Известны цифровые электронные часы, содержащие генератор постоянной частоты, сигнал которого преобразуется последовательно соединенными двоичными делителями-счетчиками в информационные сигналы меньшей частоты (секунд,1 О минут и т.д.), подающиеся в мультиплексном режиме на общий для всех счетчиков дешифратор, управляющий цифровым индикатором. Схема таких часов сложна, число элементов и межсоединений быстро15 возрастает при расширении функциональных возможностей часов ЩНаиболее близким по технической сущности прототипом являются цифровые электронные часы, содержащие задающий генератор, запоминающее устройство и сумматор, входы которых соединены с выходами запоминающего устройства, схему установки запоминающего устрой 2ства в ноль, соединенную с выходами схемы детектирования, дешифратор временной информации, блок синхронизации и цифровой индикатор 21.Схема этих часов содержит меньшее количество элементов и межсоединений, однако число элементов быстро возрастает при расширении функциональных возможностей часов. Крометого, так как цикл сдвига по петле-регистр-сумматор должен происходить за минимальную единицу времени, то при увеличении объема памяти (длины регистра) вследствие увеличения частоты импульсов сдвига растет потребление энергии, что приводит к уменьшению срока службы элементов питания наручных часов.Целью изобретения является увеличение надежности и снижения потребления энергии,.Цель достигается тем, что в цифровые электронные часы введены: генератор импульса опроса запоминающего устройства, соединенный с адресными входами запоНа фиг. 2 приведен только младший разряд операционного устройства. Схема и подключение пяти старших разрядов операционного устройства идентичны схеме и подключению младшего разряда,Часы содержат регистровое запоминающее устройство (ЗУ) 1, количество регистров в которомравно количеству чисел, представляющих временнуюинформацию, схему детектирования содержимого ЗУ на соответствие предопрьделенным числам 2, сумматор 3, схему установки. Регистров ЗУ в начальное состояние 4, буферный регистр 5, схему за. писи информации в ЗУ 6, ВВ -триггер 50 3 77996минающего устройства, ВЬ триггер переноса, буферный регистр, схема записиинформации в запоминающее устройствои формирователь сигналов управленияийдикатором, причем запоминающее уст 5ройство выполнено в виде регистров,поразрядно связанных обшей шиной записи - считывания с сумматором, схемойдетектирования, схемой записи информации в запоминающее устройство, при этомвыходы сумматора соединены посредствомсхемы установки запоминающего устройства с информационными входами буфер-ного регистра, выходы которого подключены к дешифратору и к схеме записиинформации в запоминающее устройство,входы установки ЙВ -триггера переноса связаны с выходом схемы детектирования и с выходом задающего-гейаратора, а Выходы Й 8 триггера переносаподключен к входу схемы детектированияи к второму входу сумматора, второйвыход задающего генератора подключенк входу генератора импульсов опроса и кблоу синхронизации, выходы ктргподключены к соответствующим входамсхемы детектирования, Й-триггерапереноса, буферного регистра, формирователя сигналов управления через который индикаторы подключены к дешифратору, кроме того выход буферного регистра соединен с входом дешифратора.На фиг. 1 изображена структурнаясхема предлагаемых электронных часов;на фиг. 2 - один иэ вариантов функциональной схемы шестиразрядного операционного устройства цифровых электронных часов, осуществляющих счет и индикацию секунд, минут, часов, схема которых выполнена на К/МПП транзисторах; 4,иа фиг; 3 - пример временной диаграммыработы электронных часов, показанных на,фиг.2. переноса 7, задающий генератор импуль- сов минимальной единицы времени 8, генератор импульсов опроса регистров ЗУ 9, блок синхронизации 10, дешифратор 11 временной информации, хра нящейся в ЗУ формирователь сигналов управления индикатором 12 и цифровой индикатор 13.Регистры ЗУ поразрядно связаны двунаправленной шиной записи считывания А, к одноименным разрядам которой подключены также входы разрядов схемы детектирования и. сумматора и одноименные разряды схемы записи. Выходы каждого разряда сумматора соединены посредством схемы установки регистров ЗУ с информационными входами соответствующих разрядов буферного регистра, а выходы каждого разряда буферного регистра соединены со входами дешифратора, Выходы дешифратора подключены к цифровому индикатору через формирователь сигналов управления индикатором.Выход Р 8 -триггера подан на вход переноса младшего разряда сумматора и на вход схемы детектирования, выход которой соединен с одним из входов установки РЬ -триггера и со входом схемы установки регистров ЗУ. Второй вход установки ЙЗ -триггера подключен к выходу сигнала минимальной единицы времени генератора 8, Генератор 8, как правило, включает. высокочастотный кварцевый генератор и делительчастоты. Выходные сигналы каскадов деления частоты обычно используются для формирования поСледовательностей тактовых сигналов. Выходы генератора 8, соединенные с входами генератора 9 и блока синхронизации, представляют собой . выходы каскадов деления частоты, Выходы генератора 9 подключены к адресным входам регистров ЗУ; а выходные сигналы блока синхронизации поданы натактовые входы схемы детектирования, ЙЯ -триггера переноса, буферного регистра, схемы за-писи и формирователя сигналов управления индикатором. Более подробно устройство предлагаемых часов иллюстрируется с помощью варианта схемы часов, представленного на фиг. 2.Разряды регистров ЗУ 1 представляют собой щеститранзисторные ячейки памяти 14, включающие ь -канальные транзисторы выборки 1.5 и бистабильную ячейку из замкнутых в кольцо инверторов 16. Затворы транзисторов выборки" всех5 7799 шести разрядов каждого регистра объе- динены и образуют адресные входы регистров секунд, минут и часов, соединенные соответственно с Выходами Ф, Ф и ф генератора импульсов опроса регистров 9, Стоки транзисторов выборки одноименных раз рядов регистров ЗУ подключены к соответствующим разрядам парафазной шины : записи-считывания А. На фиг. 2 пока- оэано подключение младших разрядов регистров ЗУ к младшему разряду шины записи-считывания к прямой А и инверс 1 ной А, цепям шины.Разряд сумматора 3 содержит двух- плечевой ключ 17: инвертор 18 и вен. тиль 2 И-НЕ. Вход инвертора 18, соединенный с управляющим входом С ключа 19, является входом переноса разряда сумматора. Вход переноса Р младшего разряда сумматора подключен к выходу Й -триггера 7, как показано на фиг. 2. Входы переноса остальных раз.рядов сумматора соединены с выходами вентилей 18 соответствующих предшест вующих разрядов .сумматора.Старший, шестой разряд сумматора, не содержит формирователя сигнала переноса вентиля 2 И-НЕ 18. Выход ключа 17, являющийся выходом разряда сумматора, подключен к выходу вентиля 2 ИЛИ-НЕ соответствующего разряда схемы установки 4. Выходы разрядов схемы 4 соединены с информационными выходами однотахтовьо Д-триггеров 20 буферного ре 35 .гистра 5. Выходы триггеров 20 соединены со входами вентилей 2 И-НЕ 21 и22 схемы записи 6, которая также содер"жит и -канальные транзисторы 27, 28и 1 о -канальные транзисторы 23-26,29, 4 р30. ЙЬ триггер переноса 7 состоит из вентиля 2 И-НЕ 31 и вентиля 2 ИЛИИ-НЕ 32.Цифровые электронные часы работают следующим образом. При включении пить45 ния блоки 8,9,10 (фиг.2) начинают гене рацию последовательностей импульсов, форма и обозначение которых. приведены на фиг. 3. В течение одной секунды выходы сигналов опроса ф, Ф, фф й Ъ 50 генератора 9 последовательно переходятв состояние логического нуля (положительный уровень питания + Е на фиг. 3), в результате чего транзисторы выборки 15 регистров секунд, минут иИ часов поочередно переходят в проводящее состояниеподключая выходы инверторов16 этих регистров к шине записи-считы- . вания А. Перед переходом в нулевое снаф 67 6тояние выходов генератора 9 единичная фаза (отрицательный, уровень питания-Е на фиг. 3) строба считывания ЗУ М, поступающего с блока синхронизации на затворы транзисторов 29,30 схемы записи переводит эти транзисторы в прово. дяшее состояние, устанавливая на прямых и инверсных цепях А потенциал +Е, что необходимо для предотвращения параэитного переключения ячеек ЗУ в момент подключения инверторов 16 к шине А. В течение нулевой фазы строба записи Ч поступающего с блока синхронизации на вентили 2 И-Н Е 21, 22 схемы записи, выходы этих вентилей находятся в состоянии логической единицы, При этом ь -канальные транзисторы 27, 28 заперты, а. р -канальные транзисторы 25,26 находятся в проводящем состоянии. Логическая единица, появляющаяся в прямой либо в инверсной цепи каждого разряда шины А в результате подключения к ней инверторов 16, отпирает транзистор 23 либо 24 соответственно, сохраняя логический нуль в инверсной либо в прямой цени каждого разряда шины. Таким образом, в течение нулевой фазы строба записисовпадающей с нулевой фазой сигналов опроса регистров ЗУ, состояние шины А идентично сосостоянию опрашиваемого регистра ЗУ, т.е. происходит считывание содержимого регистра ЗУ на шину А..При единичном уровне строба записи М на выходе вентиля 21 (если в триггер 20 буферного регистра 5 записан нуль) либо на выходе вентиля 22 (если в триггер 20 записана единица) устанавливается уровень логического нуля, отпирающий соответственно один из мощных ь-канальных транзисторов 27 или 28. В результате отпирания транзистора 27 уровень логической единицы устанавливается в инверсной цепи шины А и переводит ячеЯ- ку ЗУ в нулевое состояние, а в результате отпирания транзистора 28 логическая единица в прямой цепи шины А устанавливает ячейку ЗУ в единичное состояние. Таким образом, ячейка ЗУ при единичном уровне строба записи устанавливается в состояние триггера . 20 буферного регистра, т.е. содержимое буферного регистра записывается в опрашиваемый в данный момент регистр ЗУ, Одновременно состояние буферного регистра, а значит очередное состояние регистра ЗУ, поступает на дешифратор 11 и отображается цифровым индикатором 13. В бу ерный регистр при единичной фазе стро7базаписываются выходные сигналысхемы установки 4;,представляющие собой либо инверсию выходных сигналовсумматора 3 (если на схему установкис выхода схемы детектирования 2 поступает логический нуль), либо логическиенули (если с выхода схемы детектирования поступает логическая единице).При считывании на шину А одного изрегистров 3 У на выходах сумматора,1 -тый разряд которого выполняет логи.ческую функцию вида . - РА + Р, А1-Л 1-1 1( 1 -32,3,4,5,6), формируется сигнал,представляющий собой либо инверсию числа на единицу большего, чем поступившеена шину А (если на вход переноса Рмладшего разряда сумматора приходйтлогический нуль с выхода Й -триггерапереноса 7), либо инверсию чйсла, йоступившего на Йину А (если на входе Рлогическая единица)Таким образом, прио. очередном опросе регистра ЗУ его содержимое либо увеличивается на единицу,если на выходе триггера переноса и навыходе схемы детектирования логическиенули, либо становится равным нулю, если на выходе схемы детектирования логическая единица, либо не изменяется,если на выходе триггера переноса логическа я единица,779967 15 25 регистра часов. Формула изобретенияЦифровые электронные часы, содержащие задающий генератор, запоминающее устройство, схему детектирования и сумматор, входы которых соединены с выходами запоминающего устройства, схему уСтановки запоминающего устройства в ноль, соединенную с выходом схемы Здетектирования, дешифратор временной информации, блок синхронизации и цифровой индикатор, о т л и ч а ю ш и е с я .тем, что, с целью увеличения надежности и снижения потребления энергии, в них введены генератор импульсов опроса эа поминающего устройства, соединенный с адресными входами запоминающего уст ройства, КЯ -триггер переноса, буферный регистр, схема записи информации в запоминающее устройство и формирователь сигналов управления индикатором, причем запоминающее устройство выполнено в виде регистровпоразрядно связанных общей шиной записи - считывания с сумзоматором, схемой детектирования, схемой записи информации в запоминающее устройство, при этом выходы сумматора соединены посредством схемы установки запоминающего устройства в нольс ин 5формационными входами буферного регистра, выходы которого подключены.к дешяф ч ратору и к схеме записи информации в запоминающее устройство, входы установки КЯ -триггера переноса связаны с выНа выходе схемы детектирования появляется логическая единица, если состо яние шины А при единичной фазе строба Ф соответствует числу 59 или при нулевой фазе строба ф соответствует числу 23, а на выходе триггера переноса логический нуль, т.е. единица на выходе схемы детектирования формируется при опросе регистров секунд и минут в случае появления на выходе сумматора инверсии числа 60 и при опросе регистра часов в случае появления на выходе сумматора инверсии числа 24.Счет времени осуществляется следующим образом.Логический нуль на выходе генератора секундных импульсов устанавливает в состояние логического нуля выход ЯЯтриггера переноса. Если содержимое регистра секунд меньше 59, то при нулевой фазе сигнала опроса ф; на выходесхемы детектирования логический нуль и содержимое регистра секунд увеличивается на единицу, а при нулевой фазе строба Ч, устанавливается в единицу, выход ОВ-триггера переноса, и содержимое регистров минут часов остается неизменным. 8Если содержимое регистра секунд равно 59, то при считывании регистра секунд на выходе схемы детектирования логическая единица, и в регистр секунд записывается нуль, а на выходе-триггера переноса сохраняется нулевой уро-вень, что при нулевой фазе сигнала Ф вызывает изменение состояния регистра минут, Если приэтом содержимое регистра минут меньше 59, то при нулевой фазе сигнала опроса Ф на выходе схемы детектирования логический нуль .и содержимое регистра минут увеличивается на единицу, а при нулевой фазе строба РЗ устанавливается в единицу выхода триггера переноса, и содержимое регистраостается неизменным, Если содержимоерегистра минут равно 59, то при считывании регистра минут на выходе схемы детектирования логическая единица, и в регистре минут записывается нуль, а навыходе триггера переноса сохраняетсянулевой уровень, что при нулевой фазесигнала Ф вызывает изменение состояния9 779967 10ходом схемы детектирования и с выхо- мирователя сигналов управления, чедом задающего генератора, а выход рез который индикаторы подключены к ЙВ -триггера переноса подключен к дешифратору, кроме того выход буфервкоду схемы.детектирования и к второму ного регистра соединен с входом дещифвходу сумматора, второй выход задаю- ратора.щего генератора подключен к входу гене- Ис точники информации,ратора импульсов опроса и к блоку син- принятые во внимание при экспертизе хронизации выходы которого подключены1. Патент франции М 2236220, к соответствующим входам синхрониза- кл 004 С 3.7/00, опублик. 1975. ции схемы детектирования, ЙЬ -триг 2. Патент США % 3788058, гера переноса, буферного регистра, фор- кл. С 04 С 3/00, 1974 (прототип).( сигиао олрооаФт ргг истрасенуl(сиенам ороса егистф любу Сиснао оюроаэре гас лбаеасоф 0(4 Ел) 1(-Е л) ряевКорректор В.Синицкая,Подписное.комитета . СССРткрытийкая наб., д. 4/5 Тираж 482ИЛИ Государственногоделам изобретений иМосква; Ж 35, Рауш аз Озгг/1 1303 илиал ППП Патент", г. Ужгород, ул. Проектная, 4 1(- Е п) О(ф Еп) 1("Еп)1 О(ф Еи) 1(-Еи) 0(4 Ее) 1(-Ел) О(фЕ 1(-Ел) 0(ФЕп) 1( Ею) 0(4 Ел)Составитель В. М