Устройство для контроля узлов электронных вычислительных машин

Союз Советскнк Социалистически к Республик АВТОРСКОМУ С полнительное к авт, с(22) Заявлено 0106,76 (21)2 15/ исоединением заявки Йо Я ком нте осударственны ссс по делам изо и откры(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УЗЛОВ ЭЛЕКТРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ МЛШИН И автобретение относитсятики и вычислительн быть использовано технических средс стики неисправнос в дискретных устр электронных вычи области й техники при реав контроля ей логичесйств автолительных авнен нен с вхоомму и может лизации и диагно ких узло матики и машин,15 Известно устройство для контроля узлов электронных вычислительных машин, содержащее блок ввода, блок памяти, коммутатор, блок сравнения, блок индикации, блок управления, причем первый выход блока ввода соединен со входом блока памяти, выход которого подключен к первому входу коммутатора, выходами соединенного с внешними контактами контролируе- мого узла, второй выход блока ввода соединен со входом блЬка управления, 2 О выходы которого подключены соответственно к управляющим входам блока ввода, блока памяти и блока индикации, соединенного входом с выходом блока сравнения, регистр настройки, соединенный входом с первым выходом блока ввода, управляющим входом - с выходом блока управления, выходом - со вторым входом коммутатора; выход ,блоха памяти подключен к первому входу блока ср ия, вт ой д которого соеди выход к татора 11.Недостатком известного устройства является то, что оно не обеспечивает контроля последовательностных схем, а его диагностические возможности сводятся к использованию только диагностическихтестов что связано с большими, предварительными затратами на их разработку.Известно устройство для контроля цифровых узлов электронных вычислительных машин, содержащее специализированный вычислитель, устройства ввода-вывода, блок сопряжения и блок измерений 2.Недостатком этого устройства является сложность и Необходимость составления тестовых программ контроля, а его диагностические возможности ограничены использованием диагностических словарей или диагностических программ контроля.Наиболее близким техническим решением к предлагаемому изобретению является устройство, содержащее блок управления, арифметико-логический блок, блох регистров обмена и состояний, блок оперативной памябб 79 б 9 соединены со входами и выходами блока внешней памяти, а соответствующие выходы и входы канала второгоуровня подключены ко входам и выходам блока ввода-вывода, выходы запросов прерываний блока внешней памяти, блока ввода-вывода и блоковсопряжения соединены со входами блокапрерываний выход которого подключенко входу блока управления, первые вхо .,ды блоков выбора контрольных точекявляются входами устройства 3,3цти, блок памяти микропрограмм., канал первого уровня, блок ввода-вывода, блОк внешней памяти, каиал ВтороГо уровня, блок коммутации магистральных шин, блоки сопряжения, блоки выбора контрольных точек, блок преРывания, блок сравнения, счетчик контрольных сумм, причем выходы блока управления соединены с управляющими входами арифметико-логического блока, канала первого уровня, канала второго уровня, блока регистров обмена и состояний, блока памяти микропрограмм, блока бперативной памяти,счетчика контрольных сумм и блокапрерываний, выходы арифметико-логического блока соединены со входамиблока управления и блока регистровобмена и состояний, соответствующие выходы которого соединены со входами арифметико-логического блока,канала первого уровня, канала второго уровня, блока коммутации магистральных шин, блока оперативной памяти,информационные выходы блока оперативной памяти соединены со входамиблока регистров обмена и состояний,канала первого уровня, канала второго уровня, арифметико-логическогоблока и блоха коммутации магистральных шин, выходы которого соединенысо входами блоков сопряжения, выходы блоков сопряжения являются выхода, ми устройства, выходы блоков выбора контрольных точек соединены со входами счетчика контрольных сумм иблока сравнения, выход которого соединен со входом блока управления, выходы блока памяти микропрограмм соединены с соответствующими входами арифметико-логического блока и блока оперативной памяти, соответствующие выходы и входы канала первого уровняНедостатком этого устройства является необходимость предварительного составления контрольно-диагностических тестов, невозможность его использования для проверки последовательностных схем, а его диагностическиевозможности связаны с испольэовавием- диауностических программ контроля и по существу ограничены диагнос-тическимй словарями. То есть известное устройство имеет малые функциональные возможности, так как необеспечивает диагностику последовательностных и комбинационных схем,Целью изобретения является расширение функциональных воэможностей засчет обеспечения диагностики неисправностей последовательностных икомбинационных схем.Поставленная цель достигается тем,б что в предлагаемое устройство введены блок формирования эталонов, блокрегистров переходов, блок заданиямодулей, пересчета, блок задания реальных адресов, причем выходы блока10 формирования эталонов соединены ссоответствующими входами блока регистров обмена и состояний, блокауправления, блока сравнения , блокарегистров переходов, выходы которогоподключены ко входам блока управления,блока сравнения и блока задания модулей пересчета, выходы блока заданиямодулей пересчета соединены с соответствующими входами блока сравнения иблока задания реальных адресов, выход которого подключен ко вторый входам блоков выбора контрольных точек,соответствующие входы блока регистровобмена и состояний соединены со входами блока Формирования эталонов,25 блока регистров переходов и блоказадания реальных адресов, соответствующие выходы блока управления и блоков выбора контрольных точек соединены со входами блока формирования30 эталонов, выход счетчика контроль"ных сумм подключен к соответствующему входу блока задания модулей пере"счета,Устройство обеспечивает как прог 85 Раммный контРоль и диагностику неисправностей комбинационных и последовательностных схем, так и их контроль и диагностику на псевдослучайных кодах и в режиме многотерминальной системМ с разделением времени,то есть обеспечивает одновременнуюработу нескольких выносных пультовконтроля блоков сопряжения) сиспользованием стандартного псевдослучайного циклического кода, пой" 1рождаемого полиномом аи):3: а ю)х1 аО( й - количество информационныхвходных каналов проверяемого изделия) в режиме счета контрольных50 сумм на фиксированном поле псевдослучайных комбинаций.На Фиг. 1 показана блок-схема предлагаемого устройства; на фиг, 2пример технической реализации блокаФормирования эталонов; на Фиг. 3 -пример технической реализации блокарегистров переходов.Устройство содержит блок управления 1, арифметико-логический блок2, блок Э регистров обмена и состояний, блок 4 памяти микропрограмм,блох 5 оперативной памяти, канал бвторого уровня, блок 7 ввода-вывода,канал 8 первого уровня, блок 9 внешней памяти, блок 10 коммутации магистРальных шин, блок 11 сопряжения, блок45 Кроме того, для Формирования модели вводится каталог интегральных 50 схем, используемых в иэделиях прове-" ряемого типа и информация о расположении элементов на поле ячейки.При подготовке к занесению в блок оперативной памяти соответствующих 55 массивов прбизводится разбивка базовых элементов функциональных узлов на условные базоВые элементы типа И, ИЛИ, НЕ-И, НЕ-ИЛИ. В каталоге тийов хранится информация о разделении функциональных узлов на условные60 базовые элементы и о связях между ними. При разбиении базовые элементы нумеруются и в массив заносятся новые значения номеров азовых элементов. и признаков.65 12 прерываний, блок 13 формирования эталонов, блок 14 выбора контрольных точек, счетчик 15 контрольных сумм, блок 16 задания модулей пересчета, блок 17 задания реальных адресов, блок 18 сравнения, блок 19 регистров переходов, шины 20 запросов пре рываний, шины 21 подключения контролируемых иэделий.Блок 13 формирования эталонов (см.фиг. 2) состоит из регистра 22, набора 23 эталонных элементов, комму татора 24, схемы 25 сравнения помодулю три и узла 26 деления. Блок 19 регистров переходов (см. Фиг, 3) состоит из регистра 27, схемы 28 сравнения по модулю два, узла 29 приорите тов, дешифратора 30.Устройство работает следуюцим образом.На этапе предварительной подготовки устройства к работе выполняет" ся ряд операций по загрузке операЦионной системы и формирование служебных массивов информации для создания модели контролируемого изделия в блоке 13 формирования эталонов, После включения устройства по . 25 сигналу с блока 1 осуществляется обращение к блоку 4 памяти микропрограмм и производится выдача последовательности команд програймйзагрузки в блок 5 оперативной памяти. Информация из блока 9 внешней памяти через канал 8 первого уров-.ня перезаписывается в блок 3 регистров обмена и состояний. Здесь формируется последовательность управляю щих наборов для задания режимаобмена с блоком 7 ввода-вывода и блоком 9 внешней памяти и задаются " адреса в блок 5 оперативной памяти, который обеспечивает выдачу на 40 блок 10 коммутации магистральных шин управляющих команд. Затем осу-.цествляет формирование функциональной модели проверяемого изделия.Для ее формирования используется информация о монтажных соединениях изделия, вводимая с помоцью блока 7 ввода-вывода. В блок 5 оперативной памяти заносятся массив прямых ссылок и массивпрямых связей, причем на 1-ом местев массиве"пряйых" ссылок находитсяотносительный адрес массива прямыхсвязей, начиная с которого ограниченные разделителями располагаютсяномера условных базовых элементов,хотя бы один вход которых связанс выходам 4 -го условного базовогоэлемента. Кроме того, формируютсямассив обратных ссылок и массивобратных связей аналогичные двум предыдущим массивам с заменой входовна выходы,4Получение описанных массивовсостоит в следующем.При разбиении на условные базовые элементы и их нумерации информация, находящаяся в каталоге типовмикросхем о прямых связях между условными базовыми элементами внутрифункциональных элементов заносится вмассивы прямых ссылок и прямых связей. Затем рассматриваются все условные базовые элементы, информацияо связях которых еце не вошла в мас.сивы. Координаты выхода обрабатываемого базового элемента заносятсяв первую свободную ячейку массивапрямых связей. После ввода всей перечисленной информации с блока 7ввода-вывода, конкретное устройствокоторого определяется каналом бвторого уровня, управляемого регист"рами блока 3, информация на регистры после необходимых вычислений ипреобразований данньвс,записанных вблоке 9 внешней памяти и коммутируемых каналом 8 первого уровня, черезарифметика-логический блок 2 поступает на блок 3 регистров обмена исостояний. Порядок поступления команды данных определяется операционной системой загружаемой в блок 5оперативной памяти. Загрузка операционной системы инициируется блоком1 управления, который задает последовательность операций всоответствии с последовательностью команд,записанной в блоке 4 памяти микропрограмм, который представляет собойзапоминаюцее устройство последовательного действия.В соответствии со сформированнойв блоке формирования эталонов 13моделью контролируемой ячейки осуществляется определениемассивасостояний всех базовых элементовпроверяемой ячейки на каждом контрольно-диагностическомтесте, вводимыхчерез канал б второго уровня с блока7 ввода-вывода или непосредственно сблока 5 оперативной памяти. Режимввода тестовой информации определяется операционной системой. На этапепрограммного контроля логическихузлов с блоков 11 сопряжения, являющихся оконечными блоками контроля,к которым подключаются контролируе66796 мые иэделия, производится выдача сигналов запросов на прерывание по шинам20. Эти сигналы поступают н блок 12прерываний, где обрабатываются и всоответствии с дисциплиной обслуживания, задаваемой операционнойсистемой, поступают н виде запросов 5в блок 1 управления, Один из блоков11 подключается через блок 10 к каналу обмена с блоком 5, С подключенного блока 11 выдается информацияо типе проверяемых иэделий и режиме 10контроля. Через блок 10 коммутациимагистральных шин по селекторнымуправляющим шинам эта информация поступает в блок 1, где принимается решение о выдаче соответствующих ко- д 5манд управления, определяемых операционной системой, задаваемой с блока 5,После" завершения выдачи служебныхи вспомогательных сигналов, определяемых спецификой проверяемых иэделий,.производится выдача теста разделения входов и выходов контролируемого изделия, Затем выдается последовательность установочных наборови осуществляется задание контрольнодиагностических стимулирующих наборов. Ответная реакция контролируемо"го изделия записывается в блок 5 ипо мере накопления поступает в ариф-метико-логический блок 2, где осуществляется сравнение реальных и эталонных состояний контролируемогоизделия, соответствующих заданнымстимулирующим Воздействиям. При обнаружении несовпадения реальных сигналов на выходах контролируемогоизделия с эталонными, контролирующийнабор, на.котором произошло несовпадение, выдается в регистр 22 блока 13формирования эталонов через блок 3 40регистров обмена и состояний, а накоммутатор 24 поступает код, соответствующиц подключению элемейта из набора эталонных элементов 23, типкоторого соответствует элементу, навыходе которого произошло несовпадение сигнала с эталонным значением.Подготовленные ранее массивы связей по номеру контакта, на которомпроизошло это несовпадение, используются для определения адреса элементасвязанного по выходу с этимконтактом, и через 6 лок 3 регистровобмена и состояний адрес выдается вблок 17 задания реальных адресов,который модифицирует этот адрес, 55иэ кода модели узла в реальный адресэлемента на ячейке. С блока 17 выдается код на управление блоком 14выбора контрольных точек, который всоответствии с заданным адресом осуществляет подключение выводов элемента (входов и выходов) к блоку 18сравнения. На другие входы блока 18поступают сигналы с выводов эталонного элемента из набора 23 эталонйыхэлементов, подключенного коммутато 9 8ром 24. По сигналу с выхода блока18 принимается решение об исправностипроверенного элемента и в случае сов"падения сигналон на выводах эталонногои контролируемого элементов с блока1 выдается сигнал на вычисление адреса следующего элемента, связанногос одним из входон элемента, проверенного на рассмотренном этапе. Однонременно с этим производится оценкариска критических состояний на рассма"тринаемом наборе стимулирующих воздействий, Для этого и регистр 27блока 19 регистров переходов записывается предыдущий контролирующийнабор, а на входе схемы 28 сранненияпо модулю дна задается контролирующий набор, на котором полученопервое несовпадение выходных состояний с эталонными. С учетом возможныхмаксимальных разбросов задержек выбираются управляющие сигналы на узле 29 приоритетов, При возникновениисигналов на выходах дешифратора 30,который осуществляет свертку кодав полиадический, определяется возможность возникновения критическихсостязаний. В этом случае контролирующий набор отбрасывается и разбивается на совокупность наборов, прикоторых допускается смена стимулирую"щих воздействий более, чем на одномвходе контролируемого узла. При этомдля определения поля состояний используется схема 25 сравнения по модулютри и узлы 26 деления блока 13 формирования эталонов. После проверки всей совокупности элементов будет определена пара элементов, для которой выходные (входные) сигналы не соответствуют совокупности эталонных наборов. Использование блоков 13 и 19 обеспечивает в этом режиме работы устройства контроль и отыскание места неисправности как для комбинационных схем, так,и схем с произвольным числом ярусов памяти. Режим программного контроля логических узлов связан с большими затратами на предварительную разборку контрольно-диагностических тестов и может быть эфФективно применен только для устояншейся серийной продукции. В случае опытного производства этот способ контроля связан с еще большиМи затратами из"за большого числа корректировок в процессе отработки документации. Поэтому н предложенном устройстве преду" смотренрежим контроля узлов,на псендослучайных кодах. Известные устройства контроля не позноляют произво" дить диагностику отказов с использованием этих методов и контроль пос" ледовательностных схем.В режиме контроля и диагностики неисправностей йа псевдослучайныхкодах также как и в режиме программного контроля производится предвари6679 б 9 1 Овходах блока 18 контролируемое изделие признается исправным. Еслиобщая контрольная сумма не совпала с эталонной, то производится подсчет локальных контрольных сумм покаждому выходу, Эти контрольные суммы сравниваются с их эталонными значениями и первая, например по порядку возрастания номеров контактов выходов контролируемого изделия, контрольная сумма, не совпавшая с эта 10 лонной, определяет адрес элемента,связанного с выходным контактом, накотором произошло несовпадение контрольных сумм, С помощью блока 14выбора контрольных точек по адресу,5 определяемому блоком 17 задания реальных адресов, осуществляется,подключение выходов элемента к счетчику контрольных сумм и сравнение контрольных сумм с эталонными значениями,2 О Одновременно коммутатором 24 блока13 Формирования эталонов осущестнляз ется подключение входов эталонного н- элемента ко входам элемента размещен"ного в проверяемом изделии. Выходыэталонного и контролируемого элементон подключаются ко вхоцам блока 18сравнения. Повторяется контроль наполном псевдослучайном наборе и присовпадении сигналов на выходах эле-,ментов принимается решение об исправности элемента, установленного низделии. С использованием массивовсвязей и ссылок определяется адресследующего элемента, связанногос элементом, проверенным на предытдущсм этапе. Процедура полностьюповторяетСя. При обнаружении первого элемента, функционирование которого не совпадает с функционированиемэталонного элемента, выделяется40 пара возможно неисправных элементов. 9тельное занесение служебных массивов и поочередное подключение блоков 11 сопряжения к магистральнымшинам устройства.По соответствующему сигналу производится разделение входов и выходовконтролируемого изделия и выдаетсяпоследовательность установочных наборон и константных управляющих сигналов.Арифметико-логический блок 2 переключается блоком 1 управления н режим Формирования псевдослучайногокода, порождаемогб полиномомк-1сфд=Е а (х)" .де п - количество иньоформационных входных каналов проверяемого иэделия.а,.х)=х пдд ф(хР,причем дУх) - произвольный полином скоэффициентами из поля 6 Г(фФормируемый при этом псевдослучайныйциклический код с кодовым расстоянием, равным единице, поступает черемагистральные шины на входы подключеного блока 11 сопряжения. Генерируемая последовательность псевдослучайных кодов заносится в блок 5 оперативной памяти и с темпом работы этого блока выдается в магистральныешины. Формируемый на этом этапе кодперезаписывается в блок 9 внешнейпамяти через канал 8 первого уровняи может быть использован многократнопри контроле изделий с числом контактов не меньшим п .Стимулирующие тестовые наборы ввиде. псевдослучайных кодов и констанные управляющие сигналы, определяющие разрыв обратных связей в контролируемых изделиях и взаимозависимыевходные воздействия, обеспечивающиеисключение запрещенных стимулирующих наборов на входах контролируе. -мого изделия, однозначно определяютпоследовательность полей состоянияэлементов контролируемого изделия,На этапе контроля на псендослучайных тестовых наборах с помощьюсчетчика 15 контрольных сумм определяется общая контрольная сумма повыходным шинам контролируемого изделия. Вычисленная контрольная суммазаписывается в блок 5 оперативной памяти и поступает .в блок 16задания модулей пересчета, где производится ее преобразование, заключающееся в последовательном делениина коэффициенты а 1(х) . С выхода блока 16 код поступает на вход блока18 сравнения, на другие входы котороо задаются эталонные контрольныесуммы с блока 3 регистров обмецаи состояний. Причем эталонная контрольная сумма может быть либо вычислена с помощью. модели контролируемого изделия, либо определенапутем контроля заведомо исправногоэлемента. При совладении кодов на Разделение неисправности выполняется одним из известных методон вручную.Использование н предложенном устройстве блока 13 формирования эталонов блока 19 регистров переходов и блока 1 б задания модулей пересчета обеспечивает контроль и диагностику неисправностей комбинационных и последовательностных схем не только в режиме программного контроля, но и с использованием псевдослучайных наборов, Это особенно эффективно на этапе производства опытных образцов иэделий, когда структура контролируемых изделий подвергается значительным переработкам и разработка контрольно-диагнсстических тестов связана со значительными затратами труда и машинного времени, а.оперативная корректировка тестов затруднена,По сравнению с известными устройствами предложенное обладает большими функциональными возможностями, так как обеспечивает контроль и отыс7969 12 Устройство для контроля узлов10 электронных вычислительных машин, содержащее блок управления, арифметико-логический блок, блок регистрон ббменаи Состояний, блок оперативнойпамяти, блок памяти микропрограмм, 15 канал первого уровня, блок ввода-вывода, блок внешней памяти, канал второго. уровня, блок коммутации,магистральных шин, блоки сопряжения, блоки выбора контрольных точек, блок прерывания, блок сравнения, счетчик контрольных сумм, причем выходй блока управления соединены с управляющими входами арифметико-логического блока, канала первого уровня, канала второго уровня, блока регистров обмена и сос-, тояний, блока. памяти микропрограмм, блока оперативной памяти, счетчика контрольных сумм и блока прерываний, выходы арифметико-логического блока соединены со входами блока управления и блока регистров обмена и состояний, соответствующие выходы которого соединены со входами арифметикологического -блока, канала первого уровня, канала второго уровня, 35 блока коммутации магистральных шин, блокаоПеративной памяти, ийформационные выходы блока оперативной памяти соединены со входами блока. регистров обмена и состояний, кана ла первого уровня, канала второго уровня, арифметико-логического блока и блока коммутации магистральных шин, выходы которого соединены со входами блоков сопряжения, выходы блоков сопряжения являются выходами устройства, выходы блоков выбора контрольных точек соединены со входами счетчика контрольных сумм и блока сравнения, выход которого соединен-со входом блока управления, выходы блока памяти микропрограмм. соединены с соответствующими входами арифметико-логического блока и 11 66 канне мест неисправностей произволь-, ных типов логических узлов, в том числе и последовательностных схем с произвольным числом ярусов и неисправностями типа постоянный ноль и постоянная единица, объединения произвольных цепей. Формула изобретени я блока оперативной памяти, соответствующие выходы и входы канала первогб уровня соединены со входами и выходами блока внешней памяти, а соответствующие выходы и входы канала второго уровня подключены ко вхо" дам и выходам блока ввода-вывода, выходы запросов прерываний блока внешней памяти, блока ввода-вывода и блоков сопряжения соединены со входами блока прерываний, выход которого подключен ко входу блока управления, первые входы блоков выбора контрольных точек являются входами устройства, отличающее с я тем, что, с целью расширения функциональных возМожностей за счет обеспечения диагностики последовательностных и комбинационных схем, в устройство введены блок формирования эталонов, блок регистров переходов, блок задания модулей пересчета, блок зада" ния реальных адресов, причем выходы блока формирования эталонов соединены с соответствующими входами блока регистров обмена и состояний, блока управления, блока сравнения, блока регистров" переходов, выходы которого подключены ко входам блока управления, блока сравнения и блока задания модулей пересчета, выходы блока задания модулей пересчета соединены с соответствующими входами блока сравнения и блока задания реальных адресов, выход которого подключен ко вторым входам блоков выбора кон-., трольных точек, соответствующие входы блока регистров обмена и состояний соединены со входами блока формирования эталонов, блока регистров переходов и блока задания реальных адресов, соответствующие выходы блока управления и блоков выбора контрольных точек соединены со входами, блока формирования эталонов, выход счетчика контрольных сумм подключен к соответствующему входу блока задания модулей пересчета.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР 9 498619, кл. О 06 У 11/00, 1974.2, ЯесЬ"огцсз Р 21, 1972 ю.ь.Айат Ы 1 ефоЕес 1 юьМител 1 зев ор 1 еэ 1 М мса 1 оззетЬЬеь р.о. 104-1093, Авторское свидетельство СССР9 469971, кл. Я 06 У 11/00, 1973.Составитель В. Крылова Ре акто И. бина Техред И. Келемеш Корректор С, Патрушева Заказ 3469/44 Тираж 779 ПодписноеЦНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035 Москва ЖРа сная наб. . 4 5Филиал ППП Патент, г. Ужгород, ул, Проектная, 4