Устройство управления матричным индикатором

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ 36 ЕСПУБЛИК 9) ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(21) 4855337/24 (57) Исйользование: область автоматики и (22) 26.07,90 .:., . вычислительной техники, системы сбора и (46) 30.12.92. Бюл. М 48 : отобрзкения информации, Сущность изо- (71) Самарское научно-производственное бретения: устройство содержит четыре преобьединение автоматических систем,.: о бра зо вателя кода, две груп и ы (72) В.П.Сидоров .:, коммутаторов, матричный индикатор, гене- (56)Авторскоесвидетельство СССР: . ратор тактовых импульсов, два элемента М 7599 б 5, кл, О 01 В 13/02, 1977: НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ; дваАвторское свидетельство СССРэлемента ИЛИ-НЕ, трйэлемента ИЛИ, эле- М 1007031. кл. 6 01 Р 13/00, 1981, .: . мент И, счетчик, сумматор. 2 ил.(54) УСТРОЙСТВО УПРАВЛЕНИЯ МАТРИЧ:. НЫМ ИНДИКАТОРОМ Изобретение относится к электроизме- код, коммутаторы младших и старших разрительной технике, а именно к измеритель- рядов, входы которых подключены соответным приборам с устройством управления ственно к вьаодам преобразователей кода матричным индикатором, и может быть ис-. младших и старших разрядов, а выходы сопользовано в системах регистрации и ото- едйненц с шинами строк и столбцов матрибражения кодовой информации, вчастйости цы элементов световой шкалы и может быть использовано в индикаторных тактирующий генератор, подключенный к приборах различного назначения.;.- .: - управляющим входам коммутаторов.Известно устройство управления свето- - . Недостатком устройства. является низвой шкалой, содержащее дешифратор и але-" . кая надежность, связанная с возникновениментысветовойшкалы,которыЬсоедйненыем импульсныхтоковых перегрузок в матрицей, генератор констант, набор схем процессе работы устройства, а также малая совпадения и набор схем обьединения, достоверность отображаемой информацииНедостаток устройства заключается в: при неисправности отдельных элементов том, что для сохранения достаточной интег- шкалы.ральной яркости шкалы необходимакомму-Найболее близким по технической сущтация больших токов через ее элементы,чтоности является устройство управления свеприводит кускорению процесса ихдеграда-: товой шкалой,: содержащее два ции. Недостатком устройства является так- . преобразователя, элементы НЕ, две группы же малая достоверность отображаемойкоммутаторов, генератортактовых импульинформации при неисправности отдельных сов и матричный индикатор. Первые входы элементов шкалы,:=:.:., . коммута горов первой и второй групп соедиИзвестно устройство управления свето- нены соответственно с выходами первого и вой шкалой, содержащее дешифратор, со- второго преобразователей кода, а выходы стоящий из преобразователей кода подключены соответствейно к горизонталь- младших и старших разрядов в линейныйным и вертикальным шинам матричного ин1785036 5 10 15 20 второго элемента ИЛИ, выход которого сое 25 Да третьего преобразователя кода, а выход 30 35 образователь 1 кода младших разрядов в 40 генератор 6 тактовых импульсов, первый и 50 3дикатора, Генератор тактовых импульсов подключен к управляющйм входам коммутаторов. Входы элементов НЕ подключены к выходам первого преобразователя кода, а выходы соединены с вторыми входами коммутаторов первой группы, вторые входы . коммутаторов второй группы с удельным весом а -1 подключены к выходам второго преобразователя кода с удельным"весом а, где 1аи, где и - число вертикальных шин матричного индикатора.Недостаткомизвестного устройства является низкая надежность, связанная с вознйкновением импульсных тактовых перегрузокв процессе работы устройства.Цель изобретения - повышение надежйоСти устройства.Поставленная цель достигается тем, что в: устройство:управления матричным индикатором, содержащее первый преобразователь кода, вход которогоявляется первым информационным входом устройства, второй преобразователь кода, коммутаторы первой и второй групп, выходы которых подключены соответственно к горизонтальным и вертикальным шинам матричного индикатора, генератор тактовых ймпульсов, два элемента НЕ, введены два преобразователя кода, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, два-элемента ИЛИ-НЕ, три элемента ИЛИ. счетчик и сумматор, первый информационный вход которого подключен к шине нулевого потенциала, а второй информационный вход является вторым инФормационным входом устройства, выход сумматора соединен со входом второго и реобразователя кода, выходы которого соединены с первыми информационными входами соответствующих коммутаторов второй группы и с соответствующими входами третьего преобразователя-кода, выходы которого соединены с вторыми информацйонными входами соответствующих коммутатороввторой группы; управляющйе входы которыхсоединены с выходом первого эле мента ИЛИ и с управляющими входами коммутаторов первой группы, первые информационные входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых подключены к соответствующим выхо"дам первого преобразователя кода и ксоответствующим входам четвертого преоб разователя кода, а вторые входы соединеныс первым выходом счетчика и с первым вхо дом первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемента ИЛИ и со вторым выходом счетчика, тактовый вход которого подключен к выходу генератора тактовых импульсов, а третий выход соединен со входом первого элемента НЕ и с первым входом элемента И, второй вход которого соединен с выходом младшего разряда первого преобразователя кода и с первым входом первого элемента ИЛИ-НЕ, второй вход которого подключен к выходу первого элемента НЕ, а выход соединен с первым входом третьего элемента ИЛИ; второй вход которого подключен к выходу старшего разряда четвертого преобразователя кода, а выход соединен со вторым информацйонным входом коммутатора старшего разряда коммутаторов первой группы, вторые информационные входы остальных коммутаторов первой гоуппы подключены к соответствующим выходам четвертого преобразователя кода, выход элемента И подключен ко второму входу динен со входом второго элемента НЕ, выход которого соединен с первым входом второго элемента ИЛИ - НЕ, второй вход которого соединен с выходом старшего разряподключен к управляющему входу сумматора,На фиг, 1 приведена функциональная схема устройства управления матричным индикатором; на фиг, 2 - временные диаграммы работ генератора тактовых импульсов и трехразрядного кольцевого счетчика,устройство управления матричным индикатором содержит(см. фиг. 1) первый прелинейный код, второй преобразователь 2 кодй старших разрядов в линейный код, коммутаторы 3 первой группы, коммутаторы 4 второй группы, матричный индикатор 5,второй элементы НЕ 7, 8, третий и четвертый преобразователи 9, 10 кода, группу злементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, первый и второй элементы ИЛИ-НЕ 12, 13, первый,второй и третий элементы ИЛИ 14, 15, 16,элемент И 17, кольцевой счетчик 18 и сумматор 19,Вход первого преобразователя 1 кодаявляется первым информационным входом устройства, а выходы соединены с соответствующими входами четвертого преобразователя 10 кода и первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, вторые входы которых соединены с первым входом первого элемента ИЛИ 14 и первым выходом счетчика 18, а выходы с первыми информационными входами соответствующих коммутаторов 3 пе рвой группы, выходы которыхсоединены с соответствующими горизонтальными шинами матричного индикатора 5, вертикальные позиционные коды "1 из и" и "1 из т", где и шины которого подключены к выходам соот- и е- число разрядов соответствейно Старветствующих коммутаторов 4 второй груп- ших и младших разрядов линейных кодов.пы, первые информационные входы Устройство управления матричным инкоторых соединены с соответствующййи 5 дикатором работает следующим образом, выходами второго преобразователя 2 кода На входные информационные шины уси с соответствующими входами третьего тройства поступает йодлежащий отображепреобразователя 9 кода, выходы которого ниюсигналввидекодовмладшихистарших подключены к вторым информационным разрядов; причем код младшего разряда по- входам соответствующих коммутаторов 4 10 ступает на входы преобразователя 1 кода, авторой. группы, управляющие входы-кото=- код старшего разряда поступает на вторые рых соединены с управляющими входами информационные входы сумматора 19, коммутаторов 3 первой группы и выходом С генератора 6 тактовых ймпульсов на первого элемента ИЛИ 14, второй вход ко- вход трехразрядного кольцевбго "счетчика торого соединен с вторым выходом счетчи 18 поступает последовательность"импулька 18 и первым входом второго элемента сов фиг. 2 а). При этом на каждом из выхоИЛИ 15, выход которогосоединенс входом дов счетчика 18 О 1, 02 и ОЗ на время, второго элемента НЕ 8, а второй вход с равноепериодуколебанийгенератораб,чевыходом элемента И 17, первый вход кото- рез каждые два импульса генерируемой им рого соединен с третьим выходом счетчика 20 последовательности появйтся высокий уро и первым элементом НЕ 7; а второй входвень напряжения (состояние логической 1), с выходом младшего разряда первого пре- что обеспечивает трехтактнь 1 й цикл индикаобразователя 1 кода и с первым входом пер- ции устройством входного сигнала, вого элемента ИЛИ - НЕ 12, второй входУчитываем также, что при работе усткоторого соединен с выходом первого эЛе ройства загораются "толь"оте элементыматмента НЕ 7, а выход с первым входом треть-рйчйого ийдикатора 5, которые падключень 1 его элемента ИЛИ 16, второй вход которого к ее горизойтальным и вертикальным шисоединен с выходом старшего разряда чет-: нам, на которые подводятся возбуждающие вертого преобразователя 10 кода, а вйх 6 дснапряжеиия одновремейно, Возбуждаю- вторым информационным входом коммута щие напряжения к горизонтальный и верти- тора старшего разряда комммутаторов 3 кальным шинам матричного индикатора 5 первой группы, вторые информационные поступают с выходов коммутаторов 3,4 первходы остальных коммутаторов 3 первой вой и второй групй соответственно, если их группы подключены к соответствующим вы- вторые информационные входь 1 находятся в ходам четвертого преобразователя 10 кода, 35 состоянии логической 1 при низком уровне выход генератора 6 тактовых импульсов со-напряжения на их управляющих входах, или единен с тактовым входом счетчика 18, пер- если их первые информационные входы навый информационный вход сумматора 19 ходятся в состоянии логической 1 при высо- подключен к шине нулевого потенциала, а ком уровне напряжения на их управляющих второй информационный вход является вто входах.рым информационным входом устройства, - В первом такте цикла индйкации (фиг, выходы сумматора 19 соединены с соответ-2 б) на управляющие входы коммутаторов 3, ствующими входами второго преобразова с первого выхода счетчика 18 через пертеля 2 кода, выход второго элемента НЕ 8 выйэлементИЛИ 14 поступаетвысокийуросоединен с первым входом второго элемен вень напряжения, обеспечивающий . та ИЛИ-НЕ 13, второй вход которого соедй- воздействие на элементы матричного индинен с вторым информационным входом катора 5 кодов, подводимых к первым инкоммутатора старшего разряда коммутато- формационным входам коммутаторов 3, 4.ров 4 второй группы, а выход подключен к Поскольку в этом такте на первые инуправляющему входу сумматора 19.50 формационные входы коммутаторов 3 перПервый и второй преобразователй 1, 2 вой группы" с" вЫходов элементов кода являются преобразователями входно- ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступит инверсго кода, поступающего на первый младших . ный линейный код младшего разряда индиразрядов входного кода и второй старших цируемого числа, а на первые разрядов входного кода информационные 55 информационные входы коммутаторов 4 входы устройства в соответствующие ли- второй группы с выходов второго преобранейные коды. зователя 2 кода поступит линейный кодТретий и четвертый преобразователи 9 старшего разряда индицируемого числа, то10 кода преобразуют линейные коды стар- на матричном индикаторе 5 загорятся все ших и младших разрядов входного кода в элементы полных старших разрядов индицируемого числа, имеющие удельный вес больше, чем удельный вес индицируемого . числа младших разрядов.Во втором такте цикла индикации (фиг, 2 в) на управляющие входы коммутаторов 3, 5 4 также, как и в первом такте, через.первййэлемент ИЛИ 14 поступит высокий уровень напряжения, который обеспечит воздействие на элементы матричного индикатора 5 кодов, подводимых к первым информацион ным входам коммутаторов 3, 4.На первые информациониые входы коммутаторов 3 с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступит прямой линейный код младшего разряда 15 индицируемого числа, т.к, на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 с первого выхода счетцика 18 поступает низкий .уровень напряжения.На первые информационные входы 20 коммутаторов 4 с выходов второго преобразователя 2 кода поступит увеличенный нэ :единицу линейный код старших разрядов индицируемого числа. Т,к. в этом такте на .управляющий вход сумматора 19 с второго 25выхода счетчика 18 через второй элемент : ИЛИ 15, второй элемент НЕ 8 и второй элемент ИЛИ-НЕ 13 поступит высокий уровень напряжения, благодаря чему на выходах сумматора 19 появится увеличенный на единицу кад старших разрядов индицируемагочисла, соответственно на выходах второго преобразователя 2 Кода и первых информационных входах коммутаторов 4 появитсяувеличенный на единицу линейный кодстарших разрядов индицируемого числа. На матричном индикаторе 5 загорятсявсе элементы полных старших разрядов и неполного старшего разряда йндицируемого числа, ймеющие удельные веса меньше и 40равные:удельному весу младших разрядов индицируемаго числа.. В третьем такте цикла индикации (см. фиг, 2 г) на управляющих входах коммутаторов 3, 4 появится низкий уровень напряженйя, обеспечивающий воздействие на элементы матричного индикатора 5, падводимых к вторым информационнымвходамкоммутатором 3, 4.Еслй в коде младших разрядов ийдицируемого числа отсутствуют единицы (т,е. линейный код младших разрядов ийдицируемого числа имеет вид - 00000), то на второй информационный вход коммутатара старшего разряда коммутаторов 3 с 55 выхода первого элемента ИЛИ-НЕ 12 через третий элемент ИЛИ 16 поступает уровеньлогической 1, а на вторые информационныевходы остальных коммутаторов 3 с выходов четвертого преобразователя 4 кода поступают уровни логического О, Уровень логического О, поступающий с выхода младшего разряда первого преобразователя 1 када на второй вход элемента И 17, запрещает передачу уровня логической 1 с третьего выхода счетчика 18 на управляющий вход сумматора 19, Поэтому код старших разря- . дов индицируемого числа. передается через . сумматор 19 на входы второго преобразователя 2 кода без изменений, второй преобразователь 2 кода в свою очередь преобразует его в линейный код старших разрядов этого индицируемага числа. Этот кад поступает на входы третьего преобразователя 9 кода. На его выходе, удельный вес которого соответствует коду старшего разряда индицируемого числа, и соединенным с ним втором информационном входе коммутатора, из коммутаторов 4 второй группы появится уровень логической 1, при этом на остальных вторых информационных входах коммутаторов 4 будет присутствовать уровень логицеского О,На матричном индикаторе остается гореть только один ее элемент, комер которого численно равен входному чйслу.Если в коде младших разрядов индицируемаго числа присутствует единица (единицы), что толька по одному из выходов цетвертага преобразователя 1 О кода, удельный вес которого соответствует коду младшего разряда индицируемого числа и соединенным с ним первом втором информационном входе коммутатора из коммутаторов 3 первой группы появится уровень логической 1, На второй вход элемента И 17 поступит уровень логической 1, разрешающий передачу высокого уровнянапряжения с третьего выхода счетчика 18 на управляющий вход сумматора 19, На выходе сумматора 19 появйтся код индицируемаго числа старшего разряда, увеличенный на единицу, и соединенным с ним втором информационном входе кбммутатора входе коммутатора из коммутаторов 4 второй группы появится уровень логической 1. Т.е. в этом случае на матричном индикаторе 5 остается гореть только один ее элемент, номер которого чисденно равен входному числу.Например, при индикации числа 74(при максимальном индицируемам числе 100) на входные информационные шины устройства поступает код 0111.0100, причем, на вход первого преобразователя 1 кода подводится код 0100, а на второй информационный вход сумматора - код 0111, На выходахпервого преобразователя 1 кода имеем линейный код 0000001111, на выходах четвертога преобразователя 10 кода - 0000001000, а на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ11 в первом такте цикла индикации имеема с другой стороны обеспечивает снижение код 1111110000, а во втором и третьем так-мощности, потребляемой матричным индитах - 0000001111. В первом такте цй 633" катаром, облегчает тепловой режим устрой- индикации на выходе сумматора имеемкбд ства и повышает его надежность, а 0111(т.к, на управляющем входе сумматора"5 следовательноспособствует увелйчению 19 уровень логического О), поэтому на выхо- срока службы.дах второго преобразователя 2 кода будем Формула изобретения иметь линейный код 0001111111. Во втором Устройство управления матричным ини третьем тактах на выходах сумматора име- дикатором, содержащеепервый преобразо, ем код 1000(т.к, на управляющем входе сум ватель кода, вход которого является первым матора 19 уровень логического 1), поэтому информационным входом устройства, втопри выходах второго преобразователя 2 ко- . рой преобразователь кода, коммутаторы да имеем линейный код 0011111111, ана первойивторойгрупп,выходы которыхподвыходах третьего преобразователя 9 кода ключены соответственно к горизонтальным код - 0010000000.: .:, 15 и вертикальным шинам матричного индикаВ первом такте цикла индикации йа мат- тора, генератор тактовых импульсов, два ричный индикатор 5 воздействуют коды элемента НЕ, о т л и ч а ю щ е е с я тем, что, 1111110000 (на горизонтальные шины) и с целью повышения надежности, в неговве (на вертикальные шины); т.о., в дены два преобразователя кода, элементы возбужденном состоянии будут находиться 20 ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ - элементы матричного индикатора 5 судель-: НЕ,три элемента ИЛИ, элемент И, счетчик ным весом 5, 6.9, 10 по младшим разря- и сумматор, первый информационный вход дам и с удельным весом 1,26,7 по которогоподйлюченкшиненулевогопотенстаршим разрядам: всего 6 х 7 = 42 элемен-"циала, а второй информационный вход явта. Во втором такте на матричный индика- .25 ляется вторым информационным входом тор 5 воздействуют воды 0000001111 и устройства, выход сумматора соединен с 0011111111 в возбужденном состоянии бу-входом второго преобразователя кода, выдут находиться элементы шкалы с удельным ход которого соединен с первыми информавесом 1,2,3,4 по младшим разрядам и с:. ционными входами коммутаторов второй удельным весам 1,27,8, по старшим раз 30 группы и с входами третьего преобразоварядам: всего 4 х 8 =32 элемента: теля кода, выходы которого соединены сВ третьем такте на матричный индика- вторыми информационными входами комтор 5 воздействуют коды 0000001000 и мутаторов второй группы, управляющие 0010000000 в возбужденном состояййй-на-входы которых соединейы с вьаодом перво- ходится только 74 ее элемент..: ,:,. 35 го элемента ИЛИ и с управляющими входаТ.о.,запервыедватактавозбуждаются ми коммутаторов первой группы, первые 42 + 32 = 74 элемента, а в третий такт воз- информационные входы которых подкл 1 очебуждается только 74-й элемент.", :,.ны "к выходам соответствующих элементовПотребление электроэнергии, поступка-: . ИСКЛЮЧАЮЩЕЕ ЙЛИ, первые входы котоющей от источника питания для индикации 40 рых подключены к соответствующим входам входного кода, в предлагаемом устройстве первого и к соответствующим входам четна 16 меньше, чем в прототипе, в резуль-вертого преобразователя кодов, а вторые . тате этого также на 16 ф 6 снижается нагрузка входы соединены с первым выходом счетчина выходные цепи коммутаторов, .ка и с первым входом первого элементаПричем, яркость свечения элементов 45 ИЛИ, второй вход которого соединен с персветовой шкалы, номер которого соответст=" вым входом второго элемента ИЛИ и с втовует величине входного кода, на 16; прево- рым выходом счетчика, тактовый вход шает яркость свечения любого из которого подключен к выходу генератора возбужденньх элементов матрицы прототи- тактовых импульсов, а третий выход соедипа и в два раза выше яркости свечения лю нен с входом первого элемента НЕ и с пербогоизостальныхвозбужденныхэлементов вым входом элемента И, второй вход матричного индикатора предлагаемогоуст- которого соединен с выходом младшего ройства. разряда первого преобразователя кода и сЭто обстоятельство с одной сторойй " первым входом первогозлемента ИЛИ - НЕ, обеспечивает увеличение достоверностейвторой вход которого подключен к выходу индикации результатов измерения, т,к; от- первого элемента НЕ, а выход соединен с сутствие ярко светящегося элемента в-кбн- -- первым входом третьего элемента ИЛИ, це матричного индикатора предупреждает второй вход которого подключен к выходу оператора о неисправности матричного йн- старшего разряда четвертого преобразовадикатора или электронных схем устройства, теля кода, а выход соединен с вторым информационным входом коммутатора старшего разряда коммутаторов первой группы, вторые информационные входы остальных коммутаторов первой группы подключены к соответствующим выходам четвертого преобразователя кода, выход элемента И подключен к второму входу второго элемента ИЛИ, выход которого соединен с входом второго элемента НЕ, выход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого соединен с 5 выходом старшего разряда третьего преобразователя кода, а выход подключен к управляющему входу сумматора,. Кулаков едак ул. Гагарина, 101 Производственно-издательский комбинат "Патент", г. Уж аказ 4368 Тираж , . Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5