Кодек блочных кодов

.Е идетельство СССР03 М 13/02, 1981 НИХ КОДОВе относится к ике и технике связ ия - повышение дос вычис ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР(56) 1 ЕЕЕ Тгапзасйюпз оп 1 пгогтпоп ТЬеогу. ч, 1 Т, 1977, 1 Я 3,р.371-377.Авторское св965000, кл. Н(57) Изобретенилительной технЦель изобретен верности передаваемой информации искорости ее передачи, Кодек содержит входной переключатель 1, блоки2, 3, 11, 12, 16) 17 буферной памяти,кодеры 4, 5, канал 6 связи, декодеры 13, 15 и выходной переключатель18, Благодаря введению аналого-цифровых преобразователей 7, 8, блока9 сравнения и коммутаторов 10, 14, атакже блоков 19, 20 синхронизациипоставленная цель обеспечивается какв случае использования двух блочныхкодов одинаковой длины, так и в случае использования одного блочногокода и безызбыточного кода одинаковой длины. 3 з.п. ф-лы, 7 ил.1473088 50 Изобретение относится к вычислительной технике и технике связи иможет быть использовано в скоростных системах передачи цифровой ин 5формации.Цель изобретения - повышение достоверности передаваемой информациии скорости ее передачи.На фиг, приведена блок-схема ко- Одека; на фиг,2 - 4 - примеры реализации соответственно канала связи ипервого и второго блоков синхронизации; на фиг.5 - временная структура сигналов на фиг.6 - пример кодека для частного случая; на фиг.7временная структура сигналов кодекасогласно фиг,6,Кодек блочных кодов содержит(фиг.1) входной переключатель 1, пер-.20вый и второй блоки 2, 3 буферной памяти, первый и второй кодеры 4 5,канал 6 связи, первый и второй аналого-цифровые преобразователи (АЦП) 7,8, блок 9 сравнения, первый коммутатор 10, третий и четвертый блоки11, 12 буферной памяти, первый декодер 13, второй коммутатор 14, второйдекодер 15, пятый и шестой блоки 16,17 буферной памяти, выходной переключатель 18, первый и второй блоки 19,20 синхронизации.Канал 6 связи содержит (фиг.2)модулятор 21, линию 22 связи, демодулятор 23, генератор 24 сигнала несущей и синхронизатор 25 по несущей,Демодулятор 23 включает в себя первый фазовый манипулятор 26, которыйоменяет фазу сигнала несущей на 90и второй фазовый .манипулятор 27, меняющий фазу на 180 . Демодулятор 23включает в себя первый и второй синхронные перемножители 28 и 29, квадратурный фазовращатель 30, создающийфазовый набег 90 , и первый и второй 45интеграторы 31 и 32. Первый блок 19 синхронизации содержит (фиг,З) генератор 33 сигнала несущей, умножитель 34 частоты на 2 п (и - длина блочных кодов), делитель 35 частоты на К,+К(К, и К - число информационных символов соответственно в первом и втором блочных кодах) первый и второй дешифраторы 36 и 37 (определяющие соответственно 0 и К+1) и триггер 38.Второй блок 20 синхронизации содержит (фиг,4) выделитель 39 тактовых импульсов, выделитель 40 цикловых меток, умножитель 41 частоты на2 и, делитель 42 частоты (на К+К),первый и второй дешифраторы 43, 44(определяющие соответственно К и2 К +1) и триггер 45,Блоки 2, 11 и 16 буферной памятиимеют емкость 2 К, блоки 3,: 12 и 17буферной памяти имеют емкость 2 К.Блок 9 сравнения служит для выде 1ления большего из двух чисел, приэтом на выходе блока 9 формируетсялогическая "1", если число на первых входах с АЦП 7 больше, чем числона вторых входах с АЦП 8,Кодеры 4, 5 формируют блочные коды (и, К Д) и (и, К, й ), гдед й - минимальные расстояния соответствующих кодов, К КЙЙ.На фиг.5 обозначены блоки символов и сигналы: а - на входе кодека;б - на третьем выходе блока 19 (К);в, г - на входах блоков 2 и 3; ж, зна входах кодеров 4 и 5 и - наЭтретьем выходе блока 20 (К ).; к, лна выходах декодеров 13 и 15; м, н . -на выходах блоков 16 и 17; о - навыходе кодека,Кодек блочных кодов работает следующим образом.Рассматривается частный случайчетырехкратной фазовой манипуляции,при которой для фазы 0 модулятор наоходится в состоянии 00, для фазы 90 .01, для фазы 180 - 10 и для фазы270Входной двоичный сигнал коммутируется переключателеми поочередно по К, и К тактам поступает через блоки 2 и 3 на входы кодеров 4 и5. При этом в кодерах 4 и 5 каждыеК и К информационные символы кодируются, а образованные кодовые слова длины и подаются на входы канала 6связи. Каждой паре символов ц, " Ц= =1,п) на входах канала 6 связи (фиг,2) модулятор 21 ставит в соответствие определенную фазу выходного сигнала, передаваемого в линию 22 связи: паре 00 " фазу О, паре 01 фазу/2, паре О - фазу Т , паре 11 - фазу ЗТ/2, Демодулятор 23 выделяет из принятого сигнала его син 1473088О+ е Я=1,К)знак суммирования по модулю два;символы ошибок, выявленные декодером 13,6)е. фазную и квадратную составляющие(=1,п), соответствующие кодовомуслову длины и принимающие в каждомтактовом интервале одно из множест 5ва действительных значений.Сигналы этих составляющих поступают на входы АЦП 7 и 8, на выходахкоторых формируются двоичные значения составляющих:(здесь ш=4, ц=16);фс,А - младшие разряды;15фгю.А - старшие разряды.Аналоговые сигналы из канала 6связи квантуются в АЦП 7 и 8 на ц =16 уровней, а на их выходах формируются наборы соответственно сны,Ы,ы,и 20, двоичных значений из ш=4символов в соответствии с входнымиуровнями.Младший и промежуточные разряды,3,3, подаются на входы блока 9 сравнения, на выходе которого образуетсясигнал "1" ,при (о)(Р) и сигнал"Оп при (о.) ( (Р). Одновременно промежуточные разряды Ы М ипоступают на входы первого коммутатора 10,а также вместе со старшими разрядами04 и Щ - на входы второго коммутатора 4 через блоки 1 и 12. Сигнал "1"или "0" с выхода блока 9 сравнения,являющийся "жестким решением"осимволахпервого кодового слова,".поступает йа управляющий вход первого коммутатора 10 и на первый входдекодера 13 первого кода. На второй 40и третий входы декодера 13 подаютсяпромежуточные разряды М,Ы илиЦопределяющие "надежность" сигнала:разряды о о подаются, если управляющий сигнал первого коммутатора 10 45равен "О", а разряды 3(3 - еслиэтот управляющий сигнал равен "1",В декодере 13 осуществляется корректировка символов входного словаа на его выходе формируются 50исйравленные символы слова по алгоритму Эти исправленные символы поступают на первый вход выходного переключателя 18 и управляющий вход второго коммутатора 14, на входы которого поданы промежуточные и старшие разряды о М,Ы и 14 ,3 задержанные в/блоках 11 и 12 на время декодирования.Ксли на управляющем входе второго коммутатора 14 сигнал равен "О", то на его выход прохоят промежуточные и старший разряды ас(,Ф первого АЦП 7, если же "1" - (3 ф второго АЦП 8В декодере 15 осуществляется корректировка по алгоритмуТаким образом, на входы выходного ключа 8 поступают декодированные по промежуточным разрядам (третьему и второму) сигнал первого кода и по промежуточным и,старшему разрядам (четвертому, третьему и второму) сигнал второго кода, а на выходе переключателя 18 формируются поочередно блоки из К, и К декодированных символовВ случае, если в качестве второго кода выбрать безызбыточный код (п,п,1), то вторые кодер 5 и декодер 15 становятся ненужными. К третьему и четвертому блокам 1, 12 буферной памяти подключаются лишь старшие разряды соответствующих АЦП 7, 8, которые далее поступают накоммутатор 14, вход и выход которого соединены о соответствующими входами переключателя 18 напрямую (фиг.6, 7). На фиг.7 обозначены блоки символов и сигналы: а - на входе кодека; б - на .третьем выходе блока 19 (К); в, г - на входах блоков 2,3 д, е - на выходах блоков 2 и 3; ж - на третьем выходе блока 20 (К ); э - на выходе декодера 13; и, к - на выходах блоков 11 и 12; л - на выходежодека,В общем случае (фиг,1), если в ка.честве первого кода взять проективно-геометрический код (73, 45, 10),а в качестве второгр - расширенныйпроверкой на четность укороченныйкод Хэмминга (73, 65, 4), то получаемая кодовая скорость составЛяетК = 11 О/146 = 0,75.Расчеты для канала с аддитивнымбелым гауссовым шумом показывают,что энергетический выигрыш кодирова 14730885 10 15 20 30 ния (ЭВК) при выходной вероятностиошибки 10составляет 5 дБ,В прототипе при передаче тем жекодом (73, 45, 10) по синфазной иквадратурным осям ЭВМ уменьшается на0,5 дБ, а кодовая скорость равнапри этом К = 0,62,В частном случае (фиг.6) для кода(64, 57, 4) по первому входу канала 6 связи с оптимальным декодированием по Месси и безызбыточного кода (64, 64, 1) по второму входу получаемая кодовая скорость близка кединице, т.е.В. = (64+57)/128=0,945.Расчеты для канала с аддитивнымбелым гауссовым шумом показывают,что ЭВК при выходной вероятностиошибки 1 О составляет 3,1 дБ.В прототипе при передаче тем жекодом (64, 57, 4) по синфазной иквадратурным осям ЭВК уменьшается на0,3 дБ, а кодовая скорость при этомравна В.=0,89.Таким образом, предложенный кодек обеспечивает в канале с четырехкратной Фазовой манипуляцией повышение достоверности передаваемойинформации.при более высокой скорости передачи. Формула изобретения 1, Кодек блочных кодов, содержащий входной переключатель, информационный вход которого является входом кодека, первый и второй выходы подключены к информационным входам соответственно первого и второго блоков буферной памяти, выходы которых соединены с информационными входами одноименных кодеров, канал связи, третий и четвертый блоки буферной памяти, первый и второй декодеры, выходы которых подключены к информационным входам соответственно пятого и шестого блоков буферной памяти, выходы которых соединены соответственно с первым и вторым информационными входами выходного переключателя, выход которого является выаходом кодека, о т л и ч а ю щ и й - с я тем,что, с целью повышения достоверности передаваемой информации и скорости ее передачи, в кодек введены первый и второй аналого-цифро" вые преобразователи, первый и второй 35 40 45 50 55 коммутаторы, блок сравнения и первый и второй блоки синхронизации, первый выход первого блока синхронизации соединен с входами разрешения записи первого и второго блоков буферной памяти, второй выход первого блока синхронизации подключен к входам разрешения считывания первого и второго блоков буферной памяти и управляющим входам первого и второго1 кодеров, выходы которых соединены с первым и вторым информационными входами канала связи, третий и четвертый выходы первого блока синхронизации подключены соответственно квходам обнуления кодеров и управляющему входу входного переключателя,первый и второй выходы канала связисоединены с информационными входамисоответственно первого и второгоаналого-цифровых преобразователей,первые выходы которых подключены кпервым информационным входам соответственно первой и второй групп блокасравнения, выход которого соединенс управляющим входом первого комму.татора и первым информационным входом первого декодера, вторые -(ц - число уровней квантования ваналого-цифровых преобразователях)подключены к одноименным информа". ционным входам соответственно первой и второй групп блока сравнения,первому - (с 1-2)-му информационнымвходам соответственно третьего ичетвертого блоков буферной памятии первым - (ц)-м информационнымвходам соответственно первой и второй групп первого коммутатора, первый - (ц)-й выходы которого соединены соответственно с вторым -(ц)-м информационными входами первого декодера, ц-е выходы первогои второго аналого-цифровых преобразователей подключены к (и)-м информационным входам соответственнотретьего и четвертого блоков буферной памяти, выходы которых соединены с соответствующими информационными входами первой и второй группвторого коммутатора, управляющийвход и выходы которого подключенысоответственно к выходу первого иинформационным входам второго декодеров, первый выход второго блокасинхронизации соединен с входами разрешения считывания третьего - щестого блоков буферной памяти, второй выход второго блока синхрониза 5 ции подключен к входам разрешения записи третьего - шестого блоков буферной памяти, управляющим входам декодеров, аналого-цифровых преобразователей, блока сравнения и канала связи, третий выход которого соединен с входом второго блока синхронизации, третий и четвертый выходы которого подключены соответственно к входам обнуления декодеров и управляющему входу выходного переключателя.2. Кодек по п.1, о т л и ч а ющ и й с я тем, что канал связи содержит генератор сигнала несущей, модулятор, включающий в себя первый и второй фазовые манипуляторы, линию связи, синхронизатор по несущей и демодулятор, включающий в себя первый и второй синхронные перемножи тели, квадратурный фазовращатель и первый и второй интеграторы, выходы которых являются первым и вторым выходами канала, первые входы первого и второго фазовых манипуляторов модулятора являются соответственно первым и вторым информационными входа-. ми канала, выход генератора сигнала несущей соединен с вторым входом второго фазового манипулятора модулятора, выход которого подключен к второму входу первого фазового манипулятора модулятора, выход которого черезлинию связи соединен с входом синхронизатора по несущей, первыми А 0 входами синхронных перемножителей демодулятора и является третьим выходом канала, выход синхронизатора по несущей непосредственно и через квадратурный фазовращатель демодулятора подключен к вторым входам соответственно первого и второго синхронных перемножителей демодулятора, выходы которых соединены с информационными входами одноименных интеграторов демодулятора, управляющиевходы которых объединены и являютсяуправляющим входом канала,3. Кодек по п.1, о т л и ч а ющ и й с я тем, что первый блок синхронизации содержит соединенные последовательно умножитель частоты иделитель частоты, первый ивторойдешифраторы, триггер и генератор тактовых импульсов, выход которого соединен с входом умножителя частоты иявляется первым выходом блока, выходпереполнения делителя частоты является вторым выходом блока, выходы разрядов делителя частоть 1 соединены свходами дещифраторов, выход первогодешифратора подключен к К-входу триггера и является третьим выходом блока, выход второго дешифратора соединен с 8-входом триггера, выход которого является четвертым выходомблока,4, Кодек по п.1, о т л и ч а ющ и й с я тем, что второй блок синхронизации содержит выделитель тактовых импульсов, умножитель частоты,делитель частоты, первый и второйдешифраторы, триггер и выделительцикловых меток, вход которого объединен с входом вьщелителя тактовыхимпульсов и является входом блока,выход выделителя тактовых импульсовсоединен с входом умножителя частотыи является первым выходом блока,выход умножителя частоты соединен ссчетным входом делителя частоты, выход переполнения которого являетсявторым выходом блока, выход выделителя цикловых меток, подключен к вхо"ду обнуления делителя частоты и является третьим выходом блока, выходыразрядов делителя частоты соединеныс входами первого и второго дешифраторов, выходы которых подключенысоответственно к К- и Я-входам триггера, выход которого является четвертым выходом блока.1473088 гф ЙйЯ ЯД ЯДг) язв ЯДД ( й ГАД ЦЙ(Я ЯЯ ЯЯйЦ ж) 4 Я 7 Ц Я 7 Д ЯЩ ЯДДв 7 гДиЯД а) е) ИИ ЮИВ ВЯВВЗИ1473088 в) Я 2 Дг) тель ОРевинскА,Кравчук Корректор Л,Зайцева Соста Техре Редактор М.Келеме аказ 1728/57 Тираж 880НИИПИ Государственного комитета по и113035, Москва, Ж,одписн ГКНТ СССР бретениям аушская н ткрытияу де 11 1роизоизводственно-издательский комбинат Патент , г. Ужгород, ул. Гагарина, 10