Счетчик импульсов в кодах фибоначчи

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИ 4 ЕСКИРЕСПУБЛИК 176240 П 91 3/ 51)5 Н САНИЕ ИЗОБРЕТЕНИЯ ВИДЕТЕЛ У ВТОРСКО 2 6/21 34ственное объединение Бюл, роизв рутюнян и С,Г.Арутюнян кое свидетельство ССС , кл, Н 03 К 23/00, 1987 кое свидетельство ССС , кл, Н 03 К 23/00, 1989 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(57) Изобретение относится к импульсной технике и может быть использовано для пересчета импульсов в минимальном и максимальном кодах Фибоначчи при Р = 1. Счетчик импульсов содержит 3 элемента памяти на О-триггерах, вход сброса (4), тактовый вход (15), 2 управляющих входа (6, 7). 2 управляющих выхода (8, 9), 2 элемента И (10, 11), выход переноса (12), каждый элемент памяти дополнительно содержит 2 элемента 4 И-ИЛИ (13, 14), 3 элемента И (16, 17, 18), элемент ИЛИ (19), 4 элемента НЕ (20-23), шину выбора режима (24), элемент 5 И-ИЛИ (15), 2 ил,10 20 25 30 Д 5 40 45 ап 55 Изобретение относится к импульснойтехнике и может быть использовано для пересчета импульсов в минимальном и максимальном кодах Фибоначчи при Р = 1,Известна пересчетнэя схема в коде Фибоначчи, содержащая первый, второй и третий элементы памяти, вход сброса,тактовый вход, первый и второй элементыИ, элементы ИЛИ, элемент НЕ, управляющий вход, управляющий выход и выход переноса.Недостатком этого устройства являются узкие функциональные возможности,обусловленные возможностью пересчетаимпульсов только в м 1 лнимэльных Р =. 1 кодах Фибоначчи.Наиболее близким по технической сущности к предлагаемому является счетчик импульсов в максимальных кодах Фибоначчи,содержащий первый, второй и третий элементы памяти, вход сброса, тактовый вход,первый и второй управляющие входы, первый и второй управляющие выходы, первыйи второй элементы И, выход переноса, причем вход сброса счетчика соединен с входами сброса всех элементов памяти, тактовыевходы которых и первый вход первого элемента И соединены с тактовой шиной счетчика, прямые выходы первого, второго итретьего элементов памяти соединены соответственно с первым, вторым и третьим входами второго элемента И, выход которогосоединен со вторым входом первого элемента И, первый управля ощий выход соединен с прямым выходом первого элементапамяти, а второй - с инверсным выходомвторого элемента памяти, Счетчик содержиттакже первь 1 й, второй, третий, четвертый ипятый элементы И-НЕНедостатками этого устройства такхеявляются узкие функциональные возможности, обусловленные возмокностьо пересчета импульсов только в максимальных Р -- 1кодах Фибонэччи,Цель изобретения - расширение функциональных возможностей и области применения путем обеспечения пеоесчета вминимальных и максимальных Р1 кодахФибоначчи,Поставленная цель достигается тем, чтосчетчик импульсов в кодах Фибоначчи, содержащий первый, второи и третий элементы памяти, вход сброса, тактовый вход,первый и второй управляющие входы, первый и второй управляющие выходы, первыйи второй элементы И, выход переноса, причем, вход сброса счетчика соединен с входами сброса всех элементов памяти, тактовыевходы которых и первый вход первого элемента И соединены с таковой шиной счетчика, прямые выходы первого, второго и третьего элементов памяти соединены соответственно с первым вторым и третьим входами второго элемента И, выход которогосоединен со вторым входом первого элемента И, первый управляющий выходсоединен с прямым выходом первого элемента памяти, а второй - с инверсным выходомвторого элемента памяти, каждый элемент памяти выполнен в виде О-триггера идополнительно содержит первый и второй элементы 4 И-ИЛИ, соединенные выходами с О-входами соответственно первого и второго триггеров, элемент 5 И-ИЛИ, соединенного выходом с О-входов третьего триггера, третий, четвертый и пятый элементы И, элемент ИЛИ, соединенный выходом с выходом переноса счетчика, первый, второй,третий и четвертый элементы НЕ, шину выбора режима, причем прямой выход первого триггера соединен с первыми входами первой и втс рой структуры И второго элемента 4 И-ИЛИ, с первыми входами третьей и пятой сгруктуры И элемента 5 И-ИЛИ и со вторым входом третьего элемента И, соединенного выходом с первым входом элемента ИЛИ, а его инверсный выход - с первыми входами первой и второй структуры И первого элемента 4 И-ИЛК, го вторыми входами третьей структуры И второго элемента 4 К-ИЛИ и вгорой структуры И элемента 5 К-ИЛИ. прямой выход второго триггера соединен с первыми входами третьей структуоы И первого элемента 4 ИИЛИ, третьей и четвертой структуры И вторсго элемента 4 И-ИЛК первой структуры И элемента 5 К-ИЛИ и со вторыми входами третьей структуры И элемента 5 И-ИЛИ и четвертого элемента И, а его инверсный выход - со вторыми входами первой структуры И первого элемента 4 И-ИЛИ и второй структуры И второго элемента 4 И-КЛИ, прямой выход третьего триггера соединен со вторыми входами четвертой структуры И второго элемента 4 И-ИЛК и пятой структуры И элемента 5 И-ИЛИ, с первыми входами второй и четвертой структуры И элемента 5 И-ИЛИ и с третьим входом третьего элемента И, а его инверсный выход - со вторыми входами третьей структуры И первого элемента 4 И- .ЛК и первой структуры И второго элемента 4 И-ИЛИ. второй и третий входы элемента ИЛИ соединены с выходами соответственно четвертого и первого элементов И, а выход второго элемента И - с третьим входом пятого элемента И, первый и второй входы которого соединены соответственно с первым и вторым управляющими входами счетчика, вход первого элемента НЕ соединен с выходом пятого элемента И, с первым вхо 176240810 15 20 25 30 35 40 45 50 дом четвертой структуры И первого элемента 4 И-ИЛИ и с третьим входом четвертой структуры И элемента 5 И-ИЛИ, а его выход - с третьим входом четвертой структуры И второго элемента 4 И-ИЛИ, вход второго элемента НЕ соединен с выходом второго элемента И, а его выход - со вторым входом четвертой структуры И элемента 5 И-ИЛИ, вход третьего элемента НЕ соединен с третьим входом четвертого элемента И и с первым управляющим входом счетчика, а его выход - со вторым входом первой структуры И элемента 5 И-ИЛИ и с четвертым входом третьего элемента И, третьи входы первых структур И первого и второго элементов 4 И-ИЛИ, первой и второй структуры И элемента 5 И-ИЛИ, пятый вход третьего элемента И, и четвертый вход четвертого элементов И, вход четвертого элемента НЕ соединены с шиной выбора режима, а вторые входы второй и четвертой структур К первого элемента 4 И-ИЛИ, третьи входы третьей структуры И первого элемента 4 ИИЛИ, второй и третьей структуры И второго элемента 4 И-ИЛИ, третьей и четвертой структуры И элемента 5 И-ИЛИ, четвертые входы четвертой структуры И второго элемента 4 И-ИЛИ и пятой структуры И элемента 5 И-ИЛИ и второго элемента И соединены с выходом четвертого элемента НЕ, а первые входы третьего и четвертого элементов И - с тактовой шиной счетчика.Нэ фиг. 1 представлена функциональная схема предлагаемого счетчика импульсов; на фиг, 2 - схема подключения ряда модулей счетчика импульсов для увеличения разрядности пересчета.Счетчик импульсов в кодах Фибоначчи содержит первый 1, второй 2 и третий 3 О-триггера, вход 4 сброса, тактовую шину 5, первый 6 и второй 7 управляющие входы, первый 8 и второй 9 управляющие выходы, первый 10 и второй 11 элементы И, выход 12 переноса, первый 13 и второй 14 элементы 4 И-ИЛИ, элемент 5 И-ИЛИ 15, третий 16, четвертый 17, пятый 18 элементы И, элемент ИЛИ 19, первый 20, второй 21, третий 22 и четвертый 23 элементы НЕ, шина 24 выбора режима.Счетчик импульсов функционирует следующим образом.Для увеличения разрядности общей схемы пересчета ряд модулей счетчика объединяется следующим образом. Первый 6 и второй 7 управляющие входы данного модуля соединяются соответственно с первым 8 и вторим 9 управляющими выходами последующего модуля, а выход 12 переноса - с тактовым входом 5 последующего модуля, входы 4 сброса объединяются (фиг. 2), На первый управляющий вход 6 старшего модуля прикладывается нулевой логический потенциал, а нэ второй управляющий вход 7 -единичный логический потенциал,В исходном состоянии триггеры 1, 2 и 3 модулей счетчиков, объединенных для увеличения разрядности пересчета, находятся в нулевых состояниях,Для работы устройства в режиме пересчета импульсов в минимальном Р = 1 коде Фибоначчи на шину 24 выбора режима прикладывается единичный логический потенциал, На выходе первого элемента 4 И-ИЛИ 13 присутствует единичный логический потенциал, тэк как на первом и втором входах его первой структуры И присутствуют единичныее логические потенциалы с инверсных выходов первого 1 и второго 2 триггеров. На выходах элементов 4 И-ИЛИ 14 и 5 И-ИЛИ 15 присутствуют нулевые логические потенциалы (фиг. 1). По поступлении первого тактового импульса на выходе общей, содержащей два модуля, устанавливается код 100000 (см. таблицу кодов, описывающих работу устройства в минимальных и максимальных Р = 1 кодах Фибоначчи. Перед поступлением второго тактового импульса на выходе элемента 4 И-ИЛИ 14 присутствует единичный логический потенциал, так как на первом и втором входах его первой структуры И присутствуют единичные логические потенциалы с прямого выхода первого триггера 1 и с инверсного выхода третьего триггера 3 (фиг. 1), На выходах элементов 4 И-ИЛИ 13 и 5 И-ИЛ И 15 и рисутствуют нулевые логические потенциалы, Второй тактовый импульс устанавливает на выходе общей схемы код 010000 (см. таблицу).Перед поступлением третьего тактового импульса нэ выходе элемента 5 И-ИЛИ 15 присутствует единичный логический потенциал, тэк как на его первом и втором входах его первой структуры присутствует единичные логические потенциалы с прямого выхода второго триггера 2 и с выхода элемента НЕ 22, На выходах элементов 4 И-ИЛИ 13 и 14 присутствуют нулевые логические потенциалы. Третий тактовый импульс устанавливает на выходе общей схемы код 001000 (см. таблицу),Перед поступлением четвертого тактового импульса на выходах элементов 4 ИИЛИ 13 и 5 И-ИЛИ 15 присутствуют единичные логические потенциалы, так как на первом и втором входах первой структуры И элемента 4 И-ИЛИ 13 и второй структуры И элемента 5 И-ИЛИ 15 присутствуют единичные логические потенциалы (фиг. 1).10 По поступлении четвертого тактовогоимпульса на выходе общей схемы устанавливается код 101000 (см, таблицу),На втором, третьем, четвертом и пятомвходах третьего элемента И 16 присутствуют единичные логические потенциалы соответственно с прямого выхода первоготриггера 1, с прямого выхода третьего триггера 3, с выхода элемента НЕ 22 и с шины24 выбора режима. На выходах элементов4 И-ИЛИ 13 и 14 и элемента 5 И-ИЛИ 15 первого модуля и на выходах элементов 4 ИИЛИ 14 и 5 И-ИЛИ 15 второго модуляприсутствуют нулевые логические потенциалы, з на выходе элемента 4 И-ИЛИ 13 второго модуля - единичный логическийпотенциал (фиг, 11, Таким образом, пятыйтактовый импульс поступает на первый входэлемента И 16 первого модуля и проходитчерез элемент ИЛИ 19 и выход 12 переносапервого модуля поступает на тактовый вход5 второго модуля. На выходе общей схемыустанавливается код 000100,В этом случае происходит изменениережима работы первого модуля, так как напервом управляющем вь 1 ходе 8 второго модуля, на первом управляющем входе 6, и навтором входе элемента И 17 первого модуляустанавливается единичный логический потенциал, а на втором входе первой структуры И элемента 5 И-ИЛИ 15 - нулевойлогический потенциал. Первое пересчетноеустройство в шестом и седьмом тактах функционирует аналогично первому и второмутактах,Перед поступлением:осьмого тактового импульсз нз втором и третьем входахэлемента И 17 первого модуля присутствуютединичные логические потенциалы с выходавторого триггера 2 и с шины 24 выбора режима работы. Нз выходах элементов 4 ИИЛИ 13 и 14 и 5 И-ИЛИ 15 первого модуля ина выходах элементов 4 И-ИЛИ 13 и 5 И-ИЛИ15 второго модуля присутствуют нулевые. логические потенциалы, з на выходе элемента 4 И-ИЛИ 14 - единичный логическийпотенциал, Восьмой тактовый импульс проходит через элементы И 17, ИЛИ 19 и выход12 переноса первого модуля поступает натактовый вход 5 вторсч о модуля, На выходеобщей схемы устанавливается код 000010(см, таблицу),В дальнейшем функционирование счетчика в режиме пересчета в минимальном Р1 коде фибоначчи аналогично вышеописанному и периодически повторяется. Изменение режима рзботы данного модуляпри пересчете в минимальных Р = 1 кодахФибоначчи обусловлено состоянием первого 1 триггера последующего модуля. 25 ЗО 35 40 45 50 55 Для работы устройства в режиме пересчета импульсов в максимальных Р = 1 кодах Фибоначчи на шину 24 выбора режима прикладывается нулевой логический потенциал. В исходном состоянии триггеры 1, 2 и 3 модулей счетчиков находятся в нулевых состояниях, На выходе элемента 4 И-ИЛИ 13 первого модуля присутствует единичный логический потенциал, так как на первом и втором входах его второй структуры присутствуют единичные логические потенциалы соответственно с инверсного выхода первого триггера 1 и с выхода элемента НЕ 23 первого модуля. На выходах элементов 4 ИИЛИ 14 и 5 И-ИЛИ 15 первого модуля присутству 1 от нулевые логические потенциалы, По приходу первого тактового импульса счетчик, содержащий два модуля, устанавливается в состояние 100000,При поступлении второго тактового импульса нз выходе элемента 4 И-ИЛИ 14 присутствуе единичный логический потенциал, тзк как нз первом, втором и третьем входах его второй структуры И присутствуют единичные логические потенциалы соответственно с прямого выхода первого триггера 1, с инверсного выхода второго триггера 2 и с выхода элемента НЕ 23, На выходах элементов 4 И-ИЛИ 13 и 5 И-ИЛИ 15 присутствуют нулевые логические потенциалы. Второй таковый импульс устанавливает на выходе устройства код 010000,Перед поступлением третьего тактового импульса на выходах элементов 4 И-ИЛИ 13 и 4 И-ИЛИ 14 присутствуют единичные логические потенциалы, тзк кзк нз первом и втором входах структуры И элемента 4 И-ИЛИ 13 присутствуют единичные логические потенциалы с инверсного выхода первого триггера 1 и с выхода злеменгз НЕ 23, а на первом, втором и третьем входах третьей структуры И элемента 4 И-ИЛИ 14 - соответственно с прямого выхода второго триггера 2, с инверсного выхода первого триггера 1 и с выхода элемента НЕ 23. На выходе элемента 5 И-ИЛИ 15 присутствует нулевой логический потенциал, Третий тактовый импульс устанавливает на выходе общей схемы код 110000.Перед поступлением четвертого тактового импульса на выходах элементов 4 ИИЛИ 13 и 5 И-ИЛИ 15 присутствуют единичные логические потенциалы, так как на первом, втором и третьем входах третьей структуры И элемента 4 И-ИЛИ 13 присутствуют единичные логические потенциалы соответственно с прямого выхода второго триггера 2, с инверсного выхода третьего триггера 3 и с выхода элемента НЕ 23, а напервом, втором и третьем входах третьей структуры И элемента 5 И-ИЛИ первого модуля - соответственно с прямых выходов первого 1 и второго 2 триггеров и с выхода элемента НЕ 23, Четвертый тактовый импульс устанавливает на выходе общей схемы код 101000,Перед поступлением пятого тактового импульса на выходах элементов 4 И-ИЛИ 14 и 5 И-ИЛИ 15 присутствуют единичные логические потенциалы, так как на первом, втором, третьем и четвертом входах четвертой структуры И элемента 4 И-ИЛИ 14 присутствуют единичные логические потенциалы соответственно с прямых выходов второго 2 и третьего 3 триггеров, с выходов элементов НЕ 20 и 23, а на первом, второй и третьем входах четвертой структуры И элемента 5 ИИЛИ - с прямого выхода третьего триггера и с выходов элементов НЕ 21 и 23, Пятый тактовый импульс устанавливает на выходе общей схемы код 011000.Перед поступлением шестого тактового импульса на выходах элементов 4 И-ИЛИ 13 и 14, элемента 5 И-ИЛИ 15 первого модуля присутствуют потенциалы логической единицы, так как на первом и втором входах второй структуры И элемента 4 И-ИЛИ 13 присутствуют единичные логические потенциалы с прямого выхода второго триггера 2 и с инверсного выхода третьего триггера 3, на первом, втором и третьем входах - соответственно с прямого выхода второго триггера 2, с инверсного выхода первого триггера 1 и с выхода элемента НЕ 23, а на первом, втором и третьем входах четвертой структуры И элемента 5 И-ИЛИ - соответственно с прямого выхода третьего триггера 3 и с выходом элементов НЕ 21 и 23. Шестой таковый импульс устанавливает на выходе общей схемы код 111000,На первом, второй, третьем и четвертом входах элемента И 11 присутствуют единичные логические потенциалы соответственно с прямых выходов первого 1, второго 2 и третьего 3 триггеров и с выхода элемента НЕ 23, Единичный логический потенциал с выхода элемента И 11 поступает на второй вход элемента И 10, разрешая прохождение седьмого тактового импульса через элемент ИЛИ 19 на выход переноса 12 первого модуля и на тактовый вход 5 второго модуля и на третий вход элемента И 17 и иа вход элемента НЕ 21 первоо модуля. На выходе элемента 4 И-ИЛИ 14 первого модуля присутствует единичный логический потенциал, так как на первом, втором третьем и четвертом входах его четвертой структуры И присутствуют единичные логические потенциалы соответственно с прямых выходов510 30 35 40 45 50 55 второго 2 и третьего 3 триггеров и с выходов элементов НЕ 20 и 23, На выходе элемента 4 И-ИЛИ 13 второго модуля присутствует единичный логический импульс, так как на первом и в 1 ором входах его второй структуры присутствуют единичные логические потенциалы с инверсного выхода первого триггера 1 и с выхода элемента НЕ 23, На выходах элементов 4 И-ИЛИ 13 и 5 И-ИЛИ 15 первого модуля и элементов 4 И-ИЛИ 14 и5 И-ИЛИ 15 второго модуля присутствуют нулевые логические потенциалы, По приходу седьмого тактового импульса на выходе общей схемы устанавливается код 010100,В этом случае происходит изменениережима работы первого модуля, так как на первом управляющем выходе 8 второго модуля устанавливается единичный логический потенциал, который поступает на второй управляющий вход б первого модуля.Первый модуль счетчика с восьмого по одиннадцатый такт функционирует аналогично его работе в тактах с третьего по шестой,Перед поступлением двенадцатого тактового импульса на выходах элементов 4 ИИЛИ 13 и 5 И-ИЛИ 15 первого модуля присутствуют потенциалы логической единицы, так как на первом и втором входах четвертой структуры И элемента 4 И-ИЛИ 13 присутствуют единичные логические потенциалы соответственно с выходов элементов И 17 и НЕ 23, а на первом, второй и третьем входах пятой структуры И элемента 5 И-ИЛИ 15 - с прямых выходов первого 1 и третьего 3 триггеров и с выхода элемента И 17. На выходе элемента 4 И-ИЛИ 14 второго модуля присутствует единичный логический потенциал, так как на первом, втором и третьем входах его второй структуры И присутствуют единичные логические потенциалы соответственно с прямого выхода первого триггера 1, с инверсного выхода второго триггера 2 и с выхода элемента НЕ 23. На выходах элементов 4 И-ИЛИ 14 первого модуля, 4 И-ИЛИ 13 и 5 И-ИЛИ 15 второго модуля присутствуют нулевые логические потенциалы. Двенадцатый тактовый импульс устанавливает на выходе общей схемы код 101010,В тринадцатом и четырнадцатом тактах работы первого модуля аналогична его функционированию в пягом и шестом тактах.По приходу пятнадцатого так гового импульса на выходе общей схемы устанавливается код 010110, так как на выходах элементов 4 И-ИЛИ 14 первого модуля, элементов 4 И-ИЛИ 13 и 14 второго лодуля присутствуют единичные потенциалы10 15 20 Таким образом, режим функционирования модуля счетчика в максимальных Р - 1 кодах Фибоначчи определяется состоянием разрядных триггеров последующего модуля,Формула изобретения Счетчик импульсов в кодах Фибоначчи, содержащий первый, второй и третий элементы памяти, вход сброса, тактовый вход, первый и второй управляющие входы. первый и второй управляющие выходы, первый и второй элементы И, выход переноса, причем вход сброса счетчика соединен с входами сброса всех элементов памяти, тактовые входы которых и первый вход первого элемента И соединены с тактовой шиной счетчика, прямые выходы первого, второго и третьего элементов памяти соединены соответственно с первым, вторым и третьим входами второго элемента И, выход которого соединен с вторым входом первого элемента И, первый управляющий выход соединен с прямым выходом первого элемента памяти, а второй - с инверсным выходом второго элемента памяти, а второй - с инверсным выходом второго элемента памяти, о т л и ч аю щ и й с я тем, что, с целью расширения функциональных воэможностей в области применения путем дополнительного обеспечения пересчета в минимальных Р = 1 кодах Фибоначчи, каждый элемент памяти выполнен в виде О-триггера и дополнительно содержит первый и второй элементы 4 И-ИЛИ, соединенные выходами с О-входами соответственно первого и второго триггеров, элемент 5 И-ИЛИ. соединенного выходом с О-входом третьего триггера, третий. четвертый и пятый элементы И, элемент ИЛИ, соединенный выходом с выходом переноса счетчика. первый, второй, третий и четвертый элементы НЕ, шину выбора режима, причем прямой выход первого триггера соединен с первыми входами первой и второй структуры И второго элемента 4 И-ИЛИ с первыми входами третьей и пятой структуры И элемента 5 И-ИЛИ и со вторым входом третьего элемента И, соединенного выходом с первым входом элемента ИЛИ, а его инверсный выход - с первыми входами первой и второй структуры И первого элемента 4 И-ИЛИ, со вторыми входами третьей структуры И второго элемента 4 И-ИЛИ и второй структуры И элемента 5 И-ИЛИ, прямой выход второго триггера соединен с первыми входами третьей структуры И первого элемента 4 И-ИЛИ, третьей и четвертой структуры И второго элемента 4 И-ИЛИ, первой 25 30 35 40 45 50 55 структуры И элемента 5 И-ИЛИ и со вторыми входами третьей структуры И элемента 5 ИИЛИ и четвертого элемента И, а его инверсный выход - со вторыми входами первой структуры И первого элемента 4 И-ИЛИ и второй структуры И второго элемента 4 ИИЛИ, прямой выход третьего триггера соединен со вторыми входами четвертой структуры И второго элемента 4 И-ИЛИ и пятой структуры И элемента 5 И-ИЛИ, с первыми входами второй и четвертой структуры И элемента 5 И-ИЛИ, и с третьим входом третьего элемента И, а его инверсный выход - со вторыми входами третьей структуры И первого элемента 4 И-ИЛИ и первой структуры И второго элемента 4 И-ИЛИ, второй и третий входы элемента ИЛИ соединены с выходами соответственно четвертого и первого элементов И, а выход второго элемента И - с третьим входам пятого элемента И, первый и второй входы которого соединены соответс;венно с первым и вторым управляющими входами счетчика, вход первого элемента НЕ соединен с выходом пятого элемента И, с первым входом четвертой структуры И первого элемента 4 И-ИЛИ и с третьим входом четвертой структуры И элемента 5 И-ИЛИ, а его выход - с третьим входом четвертой структуры И второго элемента 4 И-ИЛИ, вход второго элемента НЕ соединен с выходом второго элемента И, а его выход - с вторым входом четвертой структуры И элемента 5 И-ИЛИ, вход третьего элемента НЕ соединен с третьим входом четвертого элемента И и с первым управляющим входом счетчика, а его выход - с вторым входом первой структуры И элемента 5 И-ИЛИ и с четвертым входом третьего элемента И, третьи входы первых структур И первого и второго элементов 4 И-ИЛИ, первый и второй структуры И элемента 5 ИИЛИ, пятый вход третьего элемента И и четвертый вход четвертого элемента И, вход четвертого элемента НЕ соединены с шиной выбора режима, а вторые входы второй и четвертой структур И первого элемента 4 ИИЛИ, третьи входы третьей структуры И первого элемента 4 И-ИЛИ, второй и третьей структуры И второго элемента 4 И-ИЛИ, третьей и четвертой структуры И элемента 5 И-ИЛИ., четвертые входы четвертой структуры И второго элемента 4 И-ИЛИ. пятой структуры И элемента 5 И-ИЛИ и второго элемента И соединены с выходом четвертого элемента НЕ, а первые входы третьего и четвертого элементов И - с тактовой шиной счетчика.1762408 Минимапьннй код Номер Веса разрядное Веса Номер такта рааряЛсв такта 8 5 8 13 1 2 3 2 3 5 б 8 9 10 12 13 0 1 2 3 5 6 7 8 9 10 11 12 13 15 16 17 18 19 20 0 0 0 1 0 0 О 1 0 0 0 1 1 0 О 0 О 1 0 0 0О 0 0 О 1 0 0 0 1 0 0 0 1 0 1 0 0 О 1 О 0 0 1 0 0 О 1 О0 0 О 1 0 0 0 1 0 О О 0 0 0 0 О П 0 0 О 0 О 0 О 1 О О 1 О 0 1 0 О 0 1 0 0 1 0 0 1 0 О 1 0 0 1 О 0 0 1 0 0 1 0 0 1 0 0 1 О 0 1 1 О 1 0 1 1 0 1 15 6 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 Максимальиый код 0 О 0 О О О 0 О О 0 0 О 0 0 0 0 0 О 0 0 0 1 0 О 1 0 0 1 0 0 1 О О 1 0 О 0 1 0 0 1 0 0 1 0 1 1 0 100 1 1 0 1 1 0 1 О 1 0 10 11 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 1 11 1 11 1 11 1