Арифметическое устройство по модулю

(5)5 0 06 ) РЕТ ОПИСАН АВТОРСКОМУ ИДЕТЕЛЬСТВ МилеПО ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРМ 1257643, кл. 0 06 Р 7/72, 1986.Авторское свидетельство СССР(54) АРИФ МЕТИЧ ЕС КО Е УСТРОЙ СТМОДУЛЮ Изобретение относится к автоматике ивычислительной технике и может быть использовано в вычислительных машинах и.устройствах, функционирующих в системеостаточных классов.Известно устройство, содержащее первый. и второй входные регистры, два дешифратора, кольцевой регистр сдвига, трисумматора по модулю Р, генератор импуль-.сов, схему сравнения, умножитель частоты,. суммирующий счетчик, приемный регистр,группы элементов И и ИЛИ элементы И и,.:,.ИЛИ,Недостатком устройства являются низкие функциональные возможности.Известно устройство, содержащее дешифраторы, вычитатель, блоки элементов И, иИЛИ,элементы И и ИЛИ, элементы запре-та, группу элементов ИЛИ, схему сравнения, кольцевой сдвигающий регистр исчетчик.Недостатком этого устройства являютсянизкие функциональные возможности,(57) Изобретение вычислительной т пользовано в выч устройствах, функ остаточных классо ляется расширени счет выполнения держитдва деши пять элементов И, блоков элементов элементов ИЛИ,чик, схему сравне та, кольцевой сдви НЕ, матрицу элем относится к автоматике. и ехнике и может быть исислительных машинах и ционирующих в системе в. Целью изобретения яве области применейия за деления, Устройство софратора, два шифратора, три элемента ИЛИ, пять И, вычитатель, два блока приемный регистр, счетния, дваэлемента запрегающий регистр, элемент ентов И. 1 ил., 4 табл. Наиболее близким по технической сущности к предлагаемому является устройство, содержащее блоки элементов И и ИЛИ, элементы запрета, дешифраторы, вычита- - ъ тель, приемный регистр, счетчик, схему сравнения, два шифратора, кольцевой ре-(Я гистр сдвига, элемент НЕ;Недостатком данного устройства явля- Оются низкие функциональные возможности .ввиду невозможности получения результата) операции модульного деланий., Целью изобретения является расширение области применения за. счет выполнения деления.йййПоставленная цель достигается за счет того, что в арифметическое устройство по модулю, содержащее первый и второй дешифраторы, с первого по пятый блоки элементов И, вычитатель, первый и второй блоки элементов ИЛИ, приемный регистр, счетчик, схему сравнения, первый и второй элементы запрета, кольцевой сдвигающий регистр, первый и второи элементы И, эле10 20 25 35 40 мент Е матрицу элементов И, первый и второй элементы ИЛИ и первый шифратор, причем первый информационный вход устройства соединен с входом первого дешиф-. ратора, второй информационный вход устройства соединен с первым входом первого блока элементов И, с входом вычитаемого вычитателя, вход уменьшаемого и выход которого соединены, соответственно. с входом задания модуля устройства и с первь 1 м входом второго блока элементов И, выход задания вычитания устройства соединен с вторым входом второго блока элементов И, выходы первого и второго блоков элементов И соединены, соответственно, с первым и вторым входами первого блока элементов ИЛИ, выход которого соединен с входом второго дешифратора, выходы приемного регистра и счетчика соединены соответственно с первым и вторым входами .схемы сравнения, выход которой соединен с управляющими входами первого и второго элементов запрета, с первым входом третьего блока элементов И, входы разрядов второго входа которого соединены, соответственно, с выходами (092 гп+1), (т - величина модуля) младших разрядов кольцевого сдвигающего регистра, входы разрешения сдвига право и влево которого соединены, соответственно с выходами первого и второго элементов И, тактовый вход устройства соединен с информационными входами первого и второго элементов запрета, выход второго элемента запрета соединен со счетным входом счетчика, первый вход первого элемента И через элемент НЕ соединен с первым входом второго элемента И, второй вход которого объединен с вторым входом первого элемента И и соединен с выходом первого элемента запрета, выход третьего блока элементов И является информационным выходом устройства, выходы первого дешифратора соединены соответственно с первыми входами элементов И строк матрицы, выходы второго дешифратора соединены соответственно с вторыми входами элементов И столбцов матрицы, выходы элементов Й матрицы соединены соответственно с входом первого шифратора, выходы разрядов, кроме младшего, которого соединены соответственно с входами разрядов первого входа четвертого блока элементов И, выходы четвертого и пятого блоков элементов И соединены соответственно с первым и вторыми входами второго блока элементов ИЛИ, входы задания сложения и вычитания устройства соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с вторым входом четвертого блока элементов И, вход задания сложения устройства соединен с первым входом второго элемента И, выход которого соединен с вторым входом первого блока элементов И, введены второй шифратор, с третьего по пятый элементы И и третий элемент ИЛИ, причем вход задания деления устройства соединен с вторым входом второго элемента ИЛИ, с первыми входами четвертого и пятого элементов И и с первым входом пятого блока элементов И, входы разрядое второго входа которого соединены соответственно с выходами разрядов, кроме младшего, выхода второго дешифратора, входы которого соединены соответственно с выходами элементов И матрицы, младший выход второго дешифратора сое динен с вторым входом пятого элемента И, выход которого является выходом сигнала ошибки устройства, выход второго блока элементов ИЛИ соединен с входом приемного регистра, выход первого элемента ИЛ И соединен с первым входом третьего элемента И, выходы младших разрядов первого и второго шифраторов соединены соответственно с вторыми входами третьего и четвертого элементов И. выходы которых соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого соединен с входом элемента НЕ,На чертеже представлена структурная схема устройства,Устройство содержит первый информационный вход 1 устройства, первый дешифратор 2, второй информационный вход 3 . устройства, первый блок 4 элементов И, вычитатель 5, вход 6 задания модуля устройства, второй блок 7 элементов И, первый блок 8 элементов ИЛИ, второй дешифратор 9, приемный регистр 10, счетчик 11, схему 12 сравнения, первый элемент 13 запрета, второй элемент 14 запрета, третий блок 15 элементов И, кольцевой сдвигающий регистр 16, первый элемент И 17, второй элемент И 18, тактовый вход 19 устройства, элемент НЕ 20, выход 21 устройства, матрицу 22 элементов И, первый шифратор 23, четвертый блок 24 элементов И, пятый блок 25 элементов И, второй блок 26 элементов ИЛИ, вход 27 задания сложения устройства, вход 28 задания вычитания устройства, первый элемент ИЛИ 29, второй элемент ИЛИ 30, вход 31 задания деления устройства, четвертый элемент И 32, пятый элемент И 33, второй шифратор 34, выход 35 сигнала ошибки устройства, третий элемент И 36, третий элемент ИЛИ 37.Первый информационный вход 1 устройства соединен с первым входом первого дешифратора 2, второй информационный1756881вход 3 устройства соединен с первым вхо- Вход 31 задания деления устройства са дом первого блока 4 элементов И, с входом единебн с вторым входам 30 элемента ИЛИ. вычитэемого вычитателя 5, вход уменьшае- с первыми входами четвертого 32 и пяога мого и выход которого соединены соответ элементов И и с первым входом блока 25 ственно с входом 6. задания мо ляодулЯ 5 входы разрядов второго входа которого соустройства и с первым входом второго бло- единены соответственно с выходами разряка 7 элементов И. выходы первого 4 и вто- дов, кроме младшего, выхода второго 34 р э ементов И соединены шифратора, входы которого соединены рого 7 блоков элементовсоответственно с первым и вторым входами соответственно с вЬ 6 дами элементов И первого блока 8 элементов ИЛИ, выход ко матрицы 22, Младший выход дешифрата а тораго соединен с входом второго дешиф соединен с вторым входом элемента И 33, ратора 9, выходы приемного регистра 10 и выход которого является выходом 35 сигнасчетчика 11 соединены соответственно с ла ошибки устройства, выход блока 26 элепервым и вторым входами схемы 12 сравне- ментов ИЛИ соединен с входам прдом приемногод оторои соединен с управляю регистра 10, выход элемента ИЛИ 29 соедищими входами первого 13 и второго 14 нен с первым входом третьего элемента И элементов запрета, с первым входом треть, выходы младших разрядов выходов перт ого шифраторов соединены его блока 15 элементов И, входы разрядов ваго 23 и второго 34 шиф ата второго входа которого соединены соответ-. соответственно с вторыми входами третьего ственнос выходами(о 92 в+1),(гп - величина 20 36 и четвертого 32 элементов И, выходы модуля) младших разрядов кольцевого которых соединены "соответственно спе -р рады разреше- вым и вторым входами третьего элемента ния сдвига вправо и влево которого соеди- ИЛИ 37, выход которого. соединен с входом нены соответственно с выходами первого элемента НЕ 20.17 и второго 18 элементов И, тактовый вход 25 Устройство работает в тру, р " соединен с информационны- При проведении операций модульного слатов зап тми входами первого 13 и второго 14 злемен- кения (А+ В)гпадгп в двоичном ко ерета, выход элемента 14 запрета . 1 поступает операнд А, на вход 3 - операнд соединен со счетным вхо ам счетчйк 11д с етчйка 11, В, который также поступает на вход вычитапервый вход первого элемента И 17 через ЗО теля 5 (по модулю гп) нпо модулю гп), на выходе которого0 соединен с первым входом получим значение (т-В), Сигнал с входа 27 второго элемента И 18, второй вход которо-проходит через элемент И 30 го абае инен г вд . вторым входам первого эле- блок 4 элементов И, через который и блок 8элемент . и открывает мента И 17 и соединен с выходом элемента злемен о ИЛИ В 13 зап етзапрета, выход третьего блока 15 элемен вход дешифратора 9. С выхода деши атоф р ц ым выходом ра 9 операнд В в унитарном коде поступает 21 устройства, выходы дешифратора 2 сое- на вторые входы элементов И столбцов матдинены соответственно с первыми входами рицы 22, на первые . элементов строк матрицы 22, выходы де- стракматрицы 22 поступаетчерездешифрашифратора 9 соединены соответственно с 40 тор 2 операнд А, В зависимости от соотновторыми входами элементов И столбцов . шения а р А В мат и ы 22 вых ыматрицы, выходы элементов И матрицы шиФратора 23 образуется двоичное число,твующее количеству сдвигов реги соединены соответственно с входами соответствующее ко первого шифратора 23, выходы разрядов, стра 16, а на выходе элемента И 36 абразукроме младшего которого соединены соот ется сигнал, если направление сдвига ветственно с входами аз я ов ир р д ервого правае(таккаксигналнавыходеэлементаприсутствует). тат сигнал поступа-входа четвертого блока 24 элементов И, вы- ИЛИ 29 присутствует). Э ходы четвертого 24 и пятого 25 блоков эле- ет на первый вход элемента И 17; а если ментов И соединены соответственно с сигнал отсутствует, то.открывается элементлем нтпервым и вторым входами второго блока 26 50 И 18, обеспечивая левое на з е ов ИЛИ, входы 27 и 28 задания сло- га. С выхода ш ф 23вое направление сдви, да шифратора через элемент Ичисло сдвигов в двоичном коде жения и вычитания устройства соединены, 24 и.ИЛИ 26 числ соответственно с первым и вторым входами поступает в при м 10. Семныи регистр 10. С входавходы открытых элементов 13 и 14 первого элемента ИЛИ, выход которого 19 на входы открсоединен с вторым входом блока 24 элемен запрета поступают им, Ппульсы, ри совпадечетчикаи приемного ред задания сложения устройства нии состояний счетчи 11 соединен с первым входом второго 30 эле- гистра 10 схема 12 мента ИЛИ, выхо,ото агра схема сравнения выдает рым входом блока элементов И., выход,оторага соединен с вта-сигнал, который закрывает 13 14через который значение группы двоичныхТаблица 2 ии опе3 отрая,для реализа ния, В табл ьного деле Составим табли рации модульного д жены результаты мо В табл, 4 О чество такто рандов и нап"01", "10"; "11". На входе элемента И 36обьединяютея выходы матрицы 22 элементов И,.которые помеченызнаком "-" в табл.2,50 ана входе элемента и 32 обьединяются выходы матрицы 22 элеметов И, которые помечены знаком "-" в табл. 4,П р и. м е р 1. А = О, В - 2. Необходимо(А+ В)воб гп, Первый операнд А = 0 посту 55 пает на первый дешифратор 2, с входа кото.рого поступает на первЫй вход первыхвходов элементов И строк матрицы 22, Операнд В через блок 4 элементов И, блок 8элементов ИЛИ поступает на дешифратор 9,С выхода дешифратора 9 поступает на треразрядов (результат операции модульного сложения) поступает на выход 21 устройства.Пусть необходимо определить результат (А - В)проб щ. В этом случае сигнал с 5 входа 28 поступает на блок 7 элементов И, С выхода вычитателя 5 значение.(гп - В) через. открытый блок 7 элементов И, блок 8 элементов ИЛИ поступает на дешифратор 9. Дальнейшая работа аналогична определе нию результата операции модульного сложения.Если определяется результат (А/В)гпоб щ, то присутствует сигнал на входе 31, который открывает блок 4 элементов И, элемент 1 И 32, блок 25 элементов И. В зависимости от соотношения операндов А и В на выходе шифратора 34 образуется двоичное число, соответствующее количеству сдвигов регистра 16 при модульном делении, а на выходе 20 И 32 образуется сигнал, если направление сдвига правое при задайной операции. В этом случае на вход приемного регистра 10 информация поступает свыходов элементов ИЛИ 34 через элементы И 25 и ИЛИ 26, 2 а на вход элемента И 17 - с выхода ИЛИ 37. Дальнейшая работа аналогична определению результата модул ьного сложения. Если В = О, то на выходе элемента И 33 будет сигнал, свидетельствующий об ошибке при 3 проведении операции модульного деления (деление на ноль).Рассмотрйм примерыконкретного выполнения операции модульного сложения, вычитанйяи деления для гп = 7. 3Исходное состояние регистра 16; 1 - 0- 1-1-0-0-0; Первые три двоичных разряда соответствуют числу "5". Число "3" соответствует сдвигу регистра влево на один двоичный разряд, "2" - . вправона один двоичный 4 разряд и т.д, Составйм таблицу для реализацииоперации модульного сложения, В табл.1 отражены результаты операции модульного сложения.В табл, 2 отрйжено необходимое. количество сдвига;цля каждойпары операндов А и В и напрэвление сдвига. Сдвиг соответствует полбжительному направлению сдвига и отмечен е табл. 2 знаком "+".Таблица 1 отражено необходимое колйсдвига для каждой пары опе.авление сдвига.Табл и ца 4тий вход вторых входов элементов И столб- элементы 13 и 14 запрета посгупакп на ре цов матрицы 22, В приемном регистре 10 гистр 16 и на счетчик 11. В момент совпаде.будетзаписаночисло "01" согласнотаблице ния состояния регистра 10 и счетчика 11(в 2 (сигналом с выхода ИЛИ 29 открытэле- счетчике 11 содержится значение "01") схе.мент И 36 и блок 24 элементов И). Сигйал на 5 ма 12 сравнения формирует сигнал, закрывыход элемента И 36 не поступит, а на вающий элементы 13 и 14 запрета и элемент И 18 поступйт сигнал. Импульсы открывающийблок 15 элементовИ, Состоя- через открытые элементы 13 и 14 запрета ние регистра 16 будет следующее: поступают на регистр 16 и на счетчик 11, Вмомент совпадения состояния регистра 10 10 0 - 1 - 1 - 0 - О - 0-1 - 0 и счетчика 11 (в счетчике 11 содержится значение "01") схема 12 сравнения формирует Содержание первых трех разрядов ресигнал, закрывающий элементы 13 и 14 за- гистра 16 и есть результат операции модульпрета и открывающий блок 15 элементов И ного деления.Состояние регистра 16 будет следующее; 15 Техническое преимущество предлагаемого устройства в сравнении с известным0 - 1 - 0 - 1 - 1 - 0 - 0 состоит в расширении области примененияза счет выполнения деления с небольшимиСодержание трех разрядов регистра 16 затратами оборудованикчерез блок 15 элементов И поступает.на 20 Положительный эффект от внедрения выход 21. Это и есть результат операцйи,:данного изобретения состоит в расширенииП р и м е р 2. А = О, В = 2. Необходимо функциональных возможностей (одновреопределить (А - В)п 1 од гп.: менное использованиеего и для полученияВ этом случае на первый вход первых результата операции модульного деления).входов элементов И строк матрицы 22 по Дополнительным преимуществом данного ступает сигнал, На шестой вход вторых вхо- способа реализации операции (А/В)вой гп . дов элементов И столбцов матрицы 22 является таккето, что используется толькотакже поступает сигнал (7 - 2 = 5), В прием- одна матрица 22 элементов И для всех моном регистре 10 будет записано числа "ОО". дульных операций ито,.что быстродействие Сигнал с выхода элемента И 36 не поступит;, 30 выполнения модульной операции деления а схема 12 сравнения.в момент включения равно быстродействйювыполнения модуль- устройства вырабатывает сигнал, закрыва-ных операций слбжения и вычитания.ющий элементы 13 и 14 запрета й открывающий блок 15 элементов И, Сдвига не: Ф о р м ул а и з о б р е т е н и я произойдет. Срстояние регистра 16 будет 35следующее:ду щ: Арифметическое устройство по модулю,содержащее первый и второй дешифрато 1 - О - 1-1 - 0 -- 0 - 0 - 0.ры, с первого по пятый блоки элементов И,вычитатель, первый и второй блоки элеменСодержимоепервыхтрехдвоичных раз та ИЛИ, приемный региСтр, счетчик, схемурядов регистра 16 представляет результат сравнения, первый й второй элементы заоперациимОдульного вычитания. прета, кольцевой сдвигающий регистр, перП риме.р З,А=2, В =3. Необходимо вый и второй элементы И, элемент НЕ,определить (А/В)поб е. Первый. операнд А= матрицу элементов И, первый и второй эле-2 поступает на первый 2 дешифратор, с 45 мейты ИЛИ и первый шифратор, причем выхода которого поступает на третий вход первый информационный вход устройства первых входов элементов И строк матрицы соединен с входом первого- дешифрато а,р д через блок 4 элементов, ЙЛЙ второй информационный вход устройствачерез второй 9 дешифратор поступаетна соединен с первым входом первого блока четвертый вход вторых входов элементоа И 50 элементов И, входом вычитаемого вычитатестолбцов матрицы 22, Во втором 34 шиф- ля, вход уменьшаемого и выход которого раторе формируется двоичное число, соот- соединены соответственно с входом задаветствующее количеству сдвигов регистра ния модуля устройства и первым входом 16 при операции модульного деленная (со-. второго блока элементов И, вход задания ном 10 гее еегласнотаблице 4), Вданномслучаевприем вычитания устройства сое инном регистре будет записано число "01" входом второго блока элементов И, выходы согласно таблице 4 (сигнал присутствует напервого и второго блоков элементов И соевтором входе блока 25 элементов И), Сигнал динены соответственно с первым и вторым с выхода элемента НЕ 20 поступит на вход входами первого блока элементов ИЛИ, выэлемента И 18, Импульсы через открытые ход которого соединен с.входом второгодешифратора, выходы приемного регистра и счетчика соединены соответственно с первым и вторым входами схемы сравнения, выход которой соединен с управляющими входами первого и второго элементов за прета, с первым входом третьего блока элементов И, входы разрядов второго входа которого соединены соответственно с выходами (1 оц 2 щ+1), (а - величина модуля) младших разрядов кольцевого сдвигающего 10 регистра, входы разрешения сдвига вправо и влево которого соединены соответственно с выходами первого и второго элементов И, тактовый вход устройства соединен с информационными входами первого и второго 15 элементов запрета, выход второго элемента запрета соединен со счетным входом счетчика, первый вход первого элемента И через элемент НЕ соединен с первым входом второго элемента И, второйвход которого обь единен с вторым входом первого элемента И и соединен с выходомпервого элемента запрета, выход третьего блока элементов И является информациойным выходом устройства, выходы первого дешифратора сое динены соответственно с первыми входами элементов И строк матрицы, выходы второго дешифратора соединены соответственно с вторыми входами элементов И столбцов матрицы, выходы элементов И матрицы со единены соответственно с входами первого шифратора, выходы разрядов,кроме млад- щего, которого соединены соответственно с входами разрядов первого входа четвертого блока элементов И, выходы четвертого и 35 пятого блоков элементов И соединены соответственно с первым и вторым входами второго блока элементов ИЛИ, входы задания сложения и вычитания устройства соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход котороо соединен с вторым входом четвертого блока элементов И, вход задания сложения устройства соединен с первым входом второго элемента И, выход которого соединен с вторым входом первого блока элементов И, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет выполнения деления, оно содержит второй шифратор, с третьего по пятый элементы И и третий элемент ИЛИ, причем вход задания деления устройства соединен с вторым входом второго элемента ИЛИ, с первыми входами четвертого и пятого элементов И первым входом пятого блока элементов И, входы разрядов второго входа которого соединены соответственно с выходами разрядов; кроме младшего, выхода второго шифратора, входы которого соеди.нены соответственно с выходами элементов И матрицы, младший выход второго дешифратора соединен с вторым входом пятого. элемента И, выход которого является выходом сигнала ошибки устройства, выход второго блока элементов ИЛИ соединен с входом. приемного регистра, выход первого элемента ИЛИ соединен с первым входом третьего, элемента И, выходы младших разрядов выходов первого и второго шифраторов соединены соответственно с вторыми входами третьего и четвертого элементов И, выходы которых соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого соединен с входом элемента НЕ,Редактор О.Хрипта рректор Е,Па Заказ 3088 ВНИИПИ Гос изводственно-издательский комбинат ".",атент", г, Ужгород. уд Гагарина, 101 31 гу гв Составитель В.КраснобаТехред ММоргентал Тираж Подписноественного комитета по изобретениям и открытиям при ГКХТ СССР 113035, Москва, Ж-ЭБ, Раущская наб., 4/5