Управляемый делитель частоты следования импульсов

(9) К 23/00 5 ПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКО ВИДЕТЕЛ ЬСТВУ ыйунив Сере 74(088.8) ов М,Л. и др, на логических , с. 69, рис. 3- рское свидете 01, кл. Н 03 КЦиф ров элемента 14, б., льство С 3/00, 19 е делителих, М,: ЭнерССР82. ОсудАРстВениый КОмитетПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения - повышение быстродействия - достигается введением блока 2 управления, регистра 3, мультиплексора 5, первого и второго элементов ИЛИНЕ 1 и 6, элемента И - ИЛИ 9 и шины 11 запуска. Устройство также содержит двоичный счетчик 4 импульсов, элементы 7 совпадения, элемент ИЛИ 8, входную шину 10, шину 12 кода управления, выходную шину .12. 3 ил,20 25 50 входом блока 2 управления, подключенным к первому входу элемента ИЛИ - НЕ 14, вто 3 ., 170Изобретение относится к импульснойтехнике и может быть использовано в устройствах автоматики и вычислительной техники.Известен кольцевой делитель частоты,содержащий и 3 К-триггеров, счетные входыкоторых соединены с тактовым входом уст-.ройства, прямой и инверсный выходы каждого ЗК-триггера, кроме п-го, соединенысоответственно с.1- и К-входами последующего.Однако, несмотря на высокое быстродействие и относительную простоту схемы,при большом коэффициенте деления дляего построения требуется большое числосчетных триггеров, а также коэффициент деления его не может измениться, посредством внешнего управления.Наиболее близок к изобретению по технической сущности управляемый делительчастоты следования импульсов, содержащий двоичный счетчик импульсов, счетнцйвход которого соединен с входной шиной, аразрядные выходы - с первыми входамисоответствующих элементов совпадения,вторые входы которога подключены к шинам кода управлений, выходы - к входамэлемента ИЛИ,Недостаток известного устройства состоит в низком быстродействии.Целью изобретения является повышение быстродействия.Цель достигается тем, что в управляемый делитель частоты следования импульсов, содержащий входную шину, двоичныйсчетчик импульсов, роазрядные выходы которого соединены с первыми входами соответствующих элементов совпадения,вторые входы которых подключены к шинамкода управления, а выходы - к входам элемента ИЛИ, введены блок управления, регистр, мультиплексор, первый и второйэлементы ИЛИ-НЕ, элемент И - ЙЛИ, шиназапуска, выходная шива, соединенная с выходом элемента И-ИЛИ и с первым входомблока управления, второй вход которогоподключен к шине запуска и й-входу регистра, третий вход соединен с выходом первого элемента ИЛИ - НЕ и первым входомэлемента И-ИЛИ, четвертый. вход соединенс шинами кода управления, входами первого элемента ИЛИ-НЕ и вторыми входамиэлементов совпадения, пятый вход соединен с вМходом элемента ИЛИ, шестой входподключен к инверсному выходу мультиплексора, первый выход соединен с установочным Р.входом двоичного счетчика,второй выход соединен с вторым входомэлемента И-ИЛИ, третий выход соединен садресными Я-входами мультиплексора, ин формационные входы которого соединены с разрядными выходами регистра и входами второго элемента ИЛИ - НЕ, а прямой выход подключен к третьему и четвертому входу., 5 элемента И - ИЛИ, счетному входу двоичного счетчика и к входу Р 1 регистра, Ч - вход задания режима которого соединен с выходом второго элемента ИЛИ - НЕ, а тактовый С-вход соединен с входной шиной,Введение вышеуказанных элементов и связей приводит к тому, что период следования входных импульсов ограничен только временем задержки распространения сигнала в регистре сдвига и мультиплексоре, образующих высокочастотный тракт, где операции сравнения и сброса отсутствуют,что значительно увеличивает быстродействие делителя.На фиг, 1 представлена электрическая структурная схема устройства; на фиг, 2 . - реализация блока управления; на фиг, 3 - временная диаграмма работы устройства,Делитель содержит элемент ИЛИ - НЕ 1, блок 2 управления, регистр 3, двоичный счетчик 4 импульсов, мультиплексор 5, элемент ИЛИ-НЕ 6, элементы 7 совпадения, элемент ИЛИ 8, элемент И - ИЛИ 9, входную шину 10, шину 11 запуска, шины 12 кода управления, выходную шину 13. Блок 2 управления содержит элемент ИЛИ-НЕ 14,ИЛИ 15 ВЯ-триггеры 16, 17, инвертор 18,элемент ИЛИ - НЕ 19, ИЛИ 20, элемент И 21,мультиплексор 22, элемент 23 задержки. переднего фронта импульса, входная шина 10 соединена с тактовым С-входом регистра 3, Ч-вход задания режима которого соединен с выходом элемента ИЛИ - НЕ 6, входы которого подключечы к информационным входам мультиплексора 5 и к разрядным выходам регистра 3, Р 1-вход которого подключен к прямому выходу мультиплексора 5, третьему и четвертому входам элемента И -ИЛИ 9 и к счетному входу двоичного счетчика 4, разрядные выходы которого соединены с первыми входами соответствующих элементов 7 совпадения, вторые входы которых подключены к шинам 12 кода управления, а выходы - к входам элемента ИЛИ 8, выход которого соединен с пятым рой вход которого соединен с третьим входом блока 2 управления, подключенным к выходу элемента ИЛИ - НЕ 1, а выход соединен с первым Я-входом ВЯ-триггера 16, второй Я-вход которого соединен с вторым входом элемента И 21 и с шестым входом блока 2 управления, подключенным к инверсному выходу мультиплексора 5, адресные Я-входы которого соединены с третьим выходом блока 2 управления, подключенным к Делитель работает в двух режимах - выходам мультиплексора 22, информациан- режим работы только с высокочастотным ные входы которого,кроме А+1; ВО.8+1; С 1; трактом и режим совместной работы высо- С+1, подключены к четвертому входу блока кочастотного и низкочастотного трактов.2 управления, соединенному с шинами кода 5 Высокочастотный тракт работает по управления, информационные входы Ан; принципу проталкивания единицы через ВВц; Вм Сн 1 заземлены, на входы В; С подан ячейки кольцевого регистра сдвига, число уровень логической "1" с выхода инвертора которых в кольце равно значению коэффи, адресный вход Яо соединен с выходом циента пересчета высокочастотного тракта элемента ИЛИ-НЕ 19, а адресный, вход Я 1 10 Кп. Пусть высокочастотный тракт делит соединен с прямым выходом ВЯ-триггера 16, входную импульсную последовательность с первым входом элемента ИЛИ - НЕ 19, с Евх.на и (Кп = и), получая на своем выходе вторым входомэлементаИЛИ 20 исвходом . Рвыхэлемента 23 задержки переднего фронта сигнал с частотой , Общий коэффициимпульса, выход которого соединен с вто ент деления можно представить как К = п гп+ рым выходом блока 2 управления, подклю-, Кченным к второму входу элемента И-ИЛИ 9, + а где щ = Е+- 1: а - остатокпервый вход которого соединен с выходом Низкочастотный тракт подсчитывает в- элемента ИЛИ - НЕ 1 и третьим входом бло- Рвх -.20 1 и пу ьс сигнала Приход (и входу элемента ИЛИ - НЕ 19 и к первому Рвхвходу элементаИЛИ 20, выход которого со- импульса сигнала " показывает, что всеединен с первым выходом блока 2 управле- . го считано п(в - 1) импульса. Так как К = п(п- Вния, подключенным к установочному -1) + (и + а), то остается считать и +-входу двоичного счетчика 4, а второй вход 25 импульсов Рвх. Поэтому с приходом (а - 1)-гоа блока управления подключен к шине 11 за- импульса с выхода высокочастотного тракта пуска, В-входу регистра 3, третьему входу блок управления увеличивает его коэффициэлемента ИЛИ 20 и первому входу элемента ент пересчета до величины Кп = и+ а. РаспиИЛИ 155, второй вход которого соединен сшем этот процесс, так как он является выходом элемента И 21, первый вход кото ключевым местом. С очередным проходом рого соединен с выходом ВЯ-триггера 17,единицы через п ячеек кольцевого регистра В-вход которого соединен с инверсным вы- сдвига на его выходе формируется а - 1 имходом ВЯ-триггера 16, два В-входа которого пульс, который считывается низкочастотсоединены с выходом элемента ИЛИ 15, ным трактом, Далее единица по коль пичмр е первый вход блока 2 управления 35 переходит в первую ячейку и продолжаетГединица по кольцу, подключен к выходу элемента И-ИЛИ 9 и к . сдвигаться в соответствии с Рвх. ПараллельЯ-входу ВЯ-триггера 17, но с этим количество ячеек в кольце увелиРегистр 3, мультиплексор 5, элемент - чивается от и до и + а, что и соответствует ИЛИ - НЕ 6, представляющие высокочастот-. увеличению Кп до значения Кп = и + а, Длиный тракт деления, соединены таким обра тельностьэтого процесса увеличения завизом, что образуют кольцевой регистр сдвига - сит от. быстродействия низкочастотного с управляемым по величине кольцом (пет-. тракта (время счета (в)-го импульса), от лей рециркуляции). Блок 2 управления изме- быстродействия блока управления (выдача няет количество ячеек регистра 3, входящих нового кода К в высокочастотный тракт) и в кольцо; в соответствии со значением об от быстродействия мультиплексора (изме- щего коэффициента деления К и содержи- нение величины кольца), В течение этого мым двоичного счетчика 4, образующего с, времени единица успевает сдвинуться вреэлементами 7 совпадения и элементом ИЛИ гистре на ) ячеек. Очевидно, что значение и 8 низкочастотный тракт деления. слЕдует выбирать таким, чтобы)и. ИменноЭлемент ИЛИ - НЕ 1 предназначен для 50 то, что в последней операции счета досчитыдешифрации кода управления и определяет вается не просто остаток а, а величина и+ а, режим работы устройства. Уровеньлогиче- дает возможность полноценно считать этот с ой "1" на его выходе соответствует работе . остаток, В противном случае если бы считывысокочастотного тракта делителя, а уро- вался просто остаток а, то при значении а вень логического "0" - подключению низко меньшем значения/, отражающем задержку частотного тракта. переключения, появлялась бы сбойная ситу-По шинам 12 кода управления переда- ация. Далее полученный при прохождении ется коэффициент деления К в двоичном и + а ячеек регистра импульс является выкоде разрядностью. . ходным, по которому вновь устанавливаетсяКо = и и процедура повторяется в описанном выше порядке, Причем при изменении Ко от значения и + а до.значения п, требующего определенного времени, из-за и) не возникает сбойных ситуаций, Если общий коэффициент деления меньше 2 т (К2 п), тогда деление выполняется только высокочастотным трактом.Рассмотрим подробнее величину и, которая является минимальным значением коэффициента пересчета Кп высокочастотного тракта. Пусть и =.2, где- число, принимающее только целые значения. Тогда К =- 2 (щ)+ (2 + а), 8 результате разности быстродействий высокочастотного и низкочастотного трактов за время, необходимое для считывания низкочастотным трактом (п 1 - 1)-го импульса с выхода высокочастотного тракта и увеличения в последнем коэффициента пересчета Кп до значения и + а, единица в регистре 3 под действием Рах успеет сдвинуться на ) ячеек, Поэтому значениеи = 2следует выбирать таким, чтобы ) .и или )2. Таким образом величина определяет число 2, показывающее, во сколько раз максимально допустимая входная частота (быстродействие) высокочастотного тракта Ра (Рахс) больше максимально допустимой входной частоты (быстродействия) низкочастотного тракта Гн.вмаксПричем 2-макснСледовательно,максмак., РнПусть коэффициент деления К2, тог+1 да деление Рах выполняется только высокочастотным трактом, Если К2+1 подключается низкочастотный тракт, Теперь очевидно, что число также является номером разряда общего коэффициента деления К, представленного в двоичном коде разрядностью ., и становится понятным удобство представления числа и в виде 2 .Рассмотрим более подробно работу предлагаемого устройства. При отсутствии сигнала "Пуск", передаваемого по шине 11 запуска, на ней присутствует уровень логической "1", что соответствует блокировке работы высокочастотного и низкочастотного трактов и установке в исходное состояние элементов синхронизации.Ь начальном состоянии на шине 11 запуска присутствует уровень логической "1" (см, фиг, Зб), что соответствует установке в нольрегистра 3, сбросу в ноль ВЯ-триггера 16 (см, фиг, Зж), который в свою очередь сбрасывает в ноль ЙЯ-триггер 17, и переводу счетчика 4 в режим начальной установки(см, фиг. Зэ, и).Если коэффициент деления меньше 2+1что определяется элементом ИЛИ - НЕ 1, ра ботает только высокочастотный тракт. Приэтом уровень логической "1" с выхода эле-, мента ИЛИ-НЕ 1, поступая на 1 второй вход элемента ИЛИ-НЕ 14, блокирует прохождение сигнала с выхода элемента ИЛИ 8 на 10 первый Я-вход ВЯ-триггера 16, а также, поступая на элемент ИЛИ - НЕ 19, устанавливает уровень логического "0" на адресном входе Яо мультиплексора 22, на адресном входе Я 1 которого также присутствует уро вень логического "0", так как ВЯ-триггер 16в нулевом состоянии. При этом мультиплексор 22 подключает шины Ко.К кода управления кадресным входам ЯоЯ мультиплексора 5, определяя таким обра зом петлю рециркуляции кольцевого сдвигового регистра, в которой используемое число разрядов регистра 3 равно коэффициенту деления К, До прихода сигнала "Пуск" на шине 11 запуска присутствует уровень 25 логической "1", который, проходя на В-входрегистра 3, обнуляет его, Уровень логического "0" на всех выходах регистра 3 соответствует уровню логической "1" на выходе элемента ИЛИ - НЕ 6, который, проходя на 30 Ч-вход регистра 3, переводит.его в режимзаписи информации при условии отсутствия "1" на В-входе, С приходом сигнала "Пуск" на шине 11 запуска устанавливается уровень логического "0", Регистр 3 записывает 35 "1" в первый разряд, и на выходе элементаИЛИ - НЕ 6 устанавливается уровень логического "О", что соответствует переводу регистра 3 в режим сдвига информации в направлении 01 ОМ, где И = 2 +(2 - 1). Коэф фициент деления К по шинам Ко.К черезмультиплексор 22 поступает на адресные входы Яо.,Я мультиплексора 5, подключая тем самым выход Ок-го разряда регистра 3 (к = К) к его О 1-входу, Импульсы с входной 45 шины 10, поступая на С-вход регистра 3;проталкивают "1" по разрядам, входящим в установленную петлю рециркуляции. На прямом выходе мультиплексора 5 формируется сигнал, представляющий собой им пульсы с частотой следования в К разменьше Рах, который, проходя через элемент И-ИЛИ 9, поступает на выходную шину 13.Если коэффициент деления К 2 1, на 55 выходе элемента ИЛИ-НЕ 1 устанавливается уровень логического "0" (см. фиг. Зв), который, воздействуя на элемент ИЛИ 20, переводит счетчик 4 в режим счета (см. фиг.Зв, и) и, поступая на второй вход элемента ИЛИ-НЕ 14, разблокирует его, Также, воздействуя на элемент ИЛИ-НЕ 19, на адресном входе Яо мультиплексора 22 устанавливается уровень логической "1", что соответствует прохождению на адресные входы Я мультиплексора 5 кода числа 2(см, фиг. Зг). С прямого выхода мультиплексораЕвх5 сигнал поступает на счетный вход "+1"2счетчика 4, в первый разряд которого уже записана "1". Информация с выходов 0 счетчика 4 сравнивается с разрядами КьК кода коэффициента деления с помощью элементов 7 совпадения и элемента ИЛИ 8, на выходе которого при совпадении информации устанавливается уровень логического "0" (см. фиг, Зе), который через элемент ИЛИ - НЕ 14 поступает на первый Я-вход ВЯ-триггера 16, на второй Я-вход которого поступает сигналс инверсного выхода мультиплексора 5. Таким образом при исчезновении на выходах мультиплексора 5 последнего импульса сигнала ВЯ-тригвхгер 16 перебрасывается в.единичное состояние (см, фиг. Зж), Это приводит к появлению "1" на выходе элемента ИЛИ 20, что соответствует переводу счетчика 4 в режим начальной установки (см. фиг. Зи, 3). Также "1" с прямого выхода ВЯ-триггера 16, проходя через элемент 23 задержки переднего фронта импульса, задерживается на время, необходимое для срабатывания мультиплексоров 22 и 5, и поступает на вход элемента И - ИЛИ 9, что соответствует подключению прямого выхода мультиплексора 5 к выходной шине 13, а также к пояелению "0" на адресном входе Яо мультиплексора 22 и "1" на его адресном входе Я 1, что соответствует установке на адресных входах Я мультиплексора 5 двоичного крда досчета (а+ + 2 ) (см. фиг, Зг), где остаток а передается в двоичном коде по шинам КОК кода управления, За время, необходимое на выполнение вышеописанных операций, на С-вход регистра 3 поступает ) импульсов Рвх, причем )2. На выход мультиплексора 5 и, следовательно, на выходную шину 13 пройдет (а+2)-й импульс (см. фиг, Зк), который, поступая на Я-вход ВЯ-триггера .17, перебросит его в единичное состояние, Единица с выхода ВЯ-триггера 17 проходит на первый вход элемента И 21, на втором входе которого установится "1" при исчезновении импульса на выходах мультиплексора 5, При этом на выходе элемента И 21 устанавливается уровень логической "1", который, проходя через элемент ИЛИ 15, сбрасывает, ВЯ-триггер 16 (см. фиг, Зж) в ноль, который, в свою очередь, по инверсному выходу сбрасывает в ноль ВЯ-триггер 17. Таким образомэлементы синхронизации и управления установлены в исходное состояние и цикл деления повторяется в описанном порядке. На5 выходной шине 13 формируется сигнал (см,фиг. Зк), представляющий собой импульсы счастотой следования в К раз меньше частоты следования входных импульсов Рвх, причем10 К = 2(гп - 1) + (2+а),где щ = Еп+ - 1,КДлительность выходных импульсов равна периоду следования входных импульсов.В случае использования для построенияделителя ИС К 1600 серии элементы ИЛИНЕ 1, 6, 19, 14 и элементы ИЛИ 15, 20 реализуются на ИС К 1500 ЛМ 101, элементИ-ИЛ И 9 реализуется на И С К 1500 Л К 117 иК 1500 ЛМ 102, инвертор 18 реализуется наИС К 150 ОЛМ 102, ВЯ-триггеры 16, 17 реализуются на ИС К 1500 ТМ 130 и К 1500 ЛК 117,.счетчик 4 реализуется на ИС К 1500 ИЕ 136,элементы 7 совпадения и элемент ИЛИ 8реализуются на ИС К 1500 ЛП 102, мультиплексор 5 реализуется на ИС К 1500 П 164;мультиплексор 22 - на ИС К 1500 КП 155, регистр 3 - на ИС К 1500 ИР 141. Учитывая задержку распространения сигнала в30 используемых ИС, определяем 13,Исходя из ТУ на ИС К 1500 серии(д КО.348,673), рассчитаем миним а л ь н ы й и е риод следования входной импульсной последовательности дляпредложенного делителя и прототипа, дляпредложенного делителя суммарное время, задержки на выполнение операции сдвигаинформации в регистре сдвига 1,9 нс, прохождения информации через мультиплек 40 сор 1,8 нс и предустановки по входу 01регистра 3 1 нс равно 1,9 + 1.8 + 1 = 4,7 нс,т.е. Рвх = 213 МГц.Для прототипа суммарное время задержки на выполнение операции счета счетчикомимпульсов 2,5 нс, срабатываниеэлементов сравнения кодов 1,3 нс, срабатывание элемента НЕ - ИЛИ 1,3 нс, выполнение операции сброса счетчика 4,8 нс,срабатывание элементов сравнения кодов и50 элемента НЕ - ИЛИдля снятия сигнала сброса счетчика 1,3 нс+ 1,3 нс =. 2,6 нс равно 2,7 ф.-78,7 МГц,Пусть устройство-прототип реализовано только на счетчйке серии К 1500 ИЕ 136.тогда суммарное время задержки на выполнение операции обратного счета и формирование сигнала переноса. по,приходутактового сигнала на вход синхронизации С1709515 Ют 5 нс, выполнение операции загрузки по приходе сигнала низкого уровня с выхода переноса ТС на вход управления режимом работы 82 4,8 нс, выполнение операции установления режима обратного счета по приходе сигнала высокого уровня с выхода переноса ТС на вход управления режимом работы 82 4,8 нс, после выполнения которой , возможен приход следующего тактового сигнала на вход синзхронизации С, равно 5 ф + 4,8+ 4.8 - 14,6 нс, т.е, Гех" = 68.5 МГц.При увеличении числа разрядов рассмот.ренных устройств-прототипов потребуется включение нескольких корпусов счетчиков, что приведет к значительному снижению быстродействия, Заявленное устройство лишено этого недостатка.Таким образом при любом коэффициенте деления быстродействие предложенного управляемого делителя равно быстродействию его высококачественного тракта, кото. рое значительно выше, быстродействия йрототипа. Полученный эффект достигается введением регистра и мультиплексора, образующих высокочастотный тракт деления, и блока управления, изменяющего его коэффициент пересчета (петлю рециркуляции).Упрощается работа делителя, которая сводится к проталкиванию логической единицы по кольцу рециркуляции и исключает такие длительные операции, как загрузка счетчика, изменение его режима работы, формирование сигнала переноса,Ф.ормула изобретения Управляемый делитель частоты следования импульсов, содержащий двоичныйсчетчик импульсов, разрядные выходы которого соединены с первыми входами соответствующих элементов совпадения, вторые входы которых подключены к шинам кода управления, выходы - к соответствую щим входам элемента ИЛИ, входную и выходную шины, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены блок управления, регистр, мультиплексор, первый и второй элементы ИЛИ НЕ, элемент И-ИЛИ и шина запуска, причемвыходная шина соединена с выходом элемента И-ИЛИ и с первым входом блока управления, второй вход которого подключен к шине запуска и В-входу регистра, третий 15 вход соединен с выходом первого элементаИЛИ-НЕ и с первым входом элемента ИИЛИ, четвертый вход - с шинами кода управления, с соответствующими входами первого элемента ИЛИ - НЕ и с вторыми вхо дами элементов совпадения, пятый вход - свыходом элемента ИЛИ, шестой вход - с инверсным выходом мультиплексора, первый выход блока управления соединен с установочным Р-входом двоичного счетчика 25 импульсов, второй выход - . с вторым входомэлемента И-ИЛИ, третий выход - с адресными Я-входами мультиплексора. информационные входы которого соединены с разрядными выходами регистра и с выхода ми второго элемента ИЛИ-НЕ; прямой выход - с третьим и четвертым входами ,элемента И-ИЛИ, со счетным входом двоичного счетчика импульсов и с последовательным входом Д 1 сдвига в сторону старших 35 разрядов регистра, Ч-вход задания режимакоторого. соединен с выходом второго элемента ИЛИ-НЕ, тактовый С-вход - с входной шиной.. ПИ Государственного комитета по изобретениям и открытиям при ГКНТ