Устройство для выбора по приоритету

Блок 1 опроса содержит регистр 24,элемент И-ИЛИ 25, элемент ИЛИ 26,элемент И 27.Блок 2 анализа содержит элементы НЕ 28 и элемент И 29., Элементы 265и 27 задействованы только в блоках 1последнего столбца матрицы.Устройство позволяет выделятькод приоритета процессора в соответ"ствии с минимальным числом обращенийпроцессоров (минимальным значением,записанным на счетчиках 5) при отсутствии сигнала на входе 14 устройства или в соответствии с кольцевымизменением приоритета при наличии сигнала на входе 14 устройства.Устройство работает следующим образом.Перед началом работы все блокиустанавливаются в исходное состояние:регистры 24 блоков 1 опроса и счетчики 5 - в нулевое состояние, триггеры 4 - в единичное состояние, в регистры 6 записывается код номера ис 5точника запроса (процессора), в счетчики 17 блока 8 формирования кода приоритета, также записывается код номера источника запроса. В процессе работы устройства содержимое счетчиков 17 блока 8 формирования кода приоритета изменяется в соответствии салгоритмом кольцевого изменения приоритета по следующему правилу. В счетчик 17, соответствующий обслуженномупроцессору, записывается максимальныйкод, а содержимое других счетчиков 17,значения которых на момент обслуживания больше значения счетчика 17обслуженного процессора, уменьшаетсяна единицу. Содержимое счетчиков 17,4 Одля которых это, условие не выполняется остается без изменения, Приэтом начало цикла выделения номераочередного процессора начинаетсятолько после окончания предыдущего45цикла, а регистры 24 блоков 1 опросаустанавливаются в нулевое состояниепосле окончания каждого цикла выделения номера процессора. Через входы 13в устройство поступают импульсы за- Юпроса от каждого процессора, которыеустанавливают в нулевое состояниесоответствующий триггер 4 и одновременно поступают на вход соответствующих счетчиков 5 и суммируются с ихсодержимым,Коды счетчиков 5 используются привыделении кода номера процессора в соответствии с минимальным числом обращений (отсутствие сигнала на входе 14). При кольцевом изменении приоритета (наличие сигналов на входе 14) вместо соответствующих разрядов кодов счетчиков 5 на вход блоков 1 опроса поступают коды нулей. Двоичный код номера процессора, которому разрешено обратиться в память, выдается с соответствующего регистра 6 через блоки элементов И 11 и блок элементов ИЛИ 3 на выходы устройства,Рассмотрим работу устройства при наличии сигнала на входе 14, При поступлении импульсов запроса на входы 13 соответствующий триггер 4 устанавливается в нулевое состояние. Прямые коды номеров источников запросов с счетчиков 17 блока 8 формирования кода приоритета поступают на соответствующие дешифраторы 18. Обратные коды со счетчиков 17 поступают на выход блока 8 формирования кода приоритета и далее на входы блоков элементов И 9, С выходов блоков элементов И 9 коды через блоки элементов ИЛИ 1 О поступают на входы соответствующих блокоч 1 опроса, причем в разрядах, соответствующих разрядам счетчиков 5 записаны коды нуля, На первый разряд блоков 1 опроса поступает инверсное значение с соответствующего триггера 4.Таким образом, на вход блока 1 опроса, в общем случае, поступят различные числа в обратном коде. Каждое число под действием тактового сигнала, поступающего на вход 15, проходит через свою группу блоков 1 опроса, На входы блока 2 анализа, Если одноименные разряды всех чисел равны нулю или единице, то все числа передаются без изменения в регистры 24 соответствующих блоков 1 опроса для дальнейшего анализа, Если же для одних чисел разряды равны единице, а для других - равны нулю, то последние в дальнейшем не рассматриваются и в регистры 24 блоков 1 опроса соответствующие группы не записываются. Выделенное на последнем шаге число записывается в регистр 24 последнего блока 1 опроса последнего столбца и через элементы ИЛИ 26,И 27 выдается управляющий сигнал. Этот сигнал поетупает на соответствующий блок элементов И 11, по которому код номера пропессора, которому разрешено обра1619274 20 25 30 35 40 45 титься в память, с выхода соответствующего регистра 6 через блок элементов ИЛИ 3 выдается на выход устройства.Кроме того, управляющий сигнал с5 выхода соответствующего блока 1 опроса поступает на установку в единичное состояние соответствующего триггера 4 и на соответствующий управляющий вход блока 8 формирования кода ,приоритета для изменения кодов приоритетов, записанных в счетчиках 17 блока 8.Изменение кода приоритета осуществляется следующим образом.В счетчик 17 через соответствующий блок элементов И по соответствующему управляющему сигналу на входе блока 8 записывается код с выхода регистра 6, т.е. код номера старшего процессора. Одновременно по соответствующему управляющему сигналу, поступающему на входы блоков 19 элементов И определяется текущий номер обслуженного процессора. Для этого прямые коды со счетчиков 17 поступают на входы соответствующих дешифраторов 18. Сигнал с выхода дешифратора 18, соответствующего текущему номеру процессора, поступает на входы элементов И соответствующих блоков элементов И 19,22. С выхода блока 19 код поступает на входы элементов ИЛИ 20 и далее на входы элементов ИЛИ группы 21, С выходов группы элементов ИЛИ 21 полученный код поступает на входы блоков элементов И 22. На первые входы элементов И поступают сигналы с выходов соответствующих дешифраторов 18 в блоке 8 формирования кода приоритета. Если в каком-либо блоке 22 на входах окажутся две единицы, то с выхода И выдается код единицы. Таким образом, с выходов элементов И каждого блока 22 код единицы выдается только с выхода одного элемента И, в противном случае с выходов всех элементов И соответствующего блока 22 выдаются коды нуля. Коды с выходов блоков 22 поступают на входы соответствующих элементов ИЛИ 23. Если на одном из входов элемента ИЛИ присутствует единица, то с выхода этого элемента поступает код единицы на вычитающий вход соответствующего счетчика 17, В результате код, записанный на счетчике 17 блока 8, уменьшается на единицу. 6Таким образом, после окончания цикла .работы в счетчике 17 будет записан максимальный код приоритета, в счетчиках 17 коды которых были больше кода в указанном счетчике, будут получены коы единиц меньше соответствующих предшествующих кодов. Востальных счетчиках значения кодов не изменяются. Полученные текущие значения кодов приоритетов в обратном коде с выходов счетчиков 17 поступают на соответствующие выходы блока 8 формирования кода приоритета,При поступлении на входы 13 следующего импульса запроса или наличии единицы в триггерах 4 работа устройства повторяется. При отсутствии сигнала на входе 14 элемента НЕ 7 открываются первый и последний блоки элементов И 9, Коды приоритета с выходов счетчиков 5 и регистров 6 поступают через эти блоки и на входы блоков 1 опроса первого столбца. Далее устройство работает аналогично описанному. Причем коды приоритетов с выходов блока 8 формирования кода приоритета на входых первых блоков 1 опроса не поступают.При отсутствии необслуженных запросов триггеры 4 находятся в единич" ном состоянии. Нулевые сигналы с инверсных выходов триггеров 4 поступают на входы элемента ИЛИ 12, а с его выхода через четвертый управляющий вход блоков 1 опроса последнего столбца на первый вход элемента И 27 и закрывает его.После поступления на один из выходов 13 устройства импульса запроса соответствующий триггер 4 устанавливается в нулевое состояние, элемент И 27 блоков 1 опроса открывается, а устройство будет осуществлять выделение номера процессора в соответствии с описанным алгоритмом,формула из о брете ния 1. Устройство для выбора по приоритету, содержащее матрицу п-блоков опроса, группу блоков анализа, группу триггеров, группу счетчиков, группу регистров, группу блоков элементов ИЛИ, причем группы выходов блоков опроса 1-го (1 = 1ш - 1, ш - число разрядов кода приоритета) соединены с группами входов блоков опроса,(1 + 1)-, го столбца матрицы, первый инФормационный вход -го ( щ 1 п,и. - число запросов) блока опросапервого столбца матрицы соединен свыходом -го триггера группы, с первым управляющим входом -го блокаопроса и с соответствующиминформацион-,ным входом первого блока анализа группы, первые управляющие входы блоков 1 Оопроса 1-го (1 = 2, ,ш) столбца матрицы соединены с 1-м информационнымвходом группы информационных входовсвоего блока опроса и с соответствующим информационным входом 1-гоблока анализа группы, вторые управляющие входы блоков опроса К-го(К = 1 ш) столбца матрицы соединены с выходом К-го блока анализагруппы, третьи управляющие входы всехблоков опроса матрицы соединены стактовым входом устройства каждыйвход запроса устройства соединен снулевым входом одноименного триггерагрупп, единичный вход каждого триггера группы соединен с управляющимвыходом одноименного блока опросаш-го столбца матрицы, счетный входкаждого счетчика группы соединенс соответствующим входом запроса уст- ЗОройства, выходы блока элементов ИЛИсоединены с выходами устройства,о т л и ч а ю щ е е с я тем, что, сцелью расширенияобласти примененияза счет введения дополнительной дисциплины обслуживания запросов типакольцевого изменения кодов приоритетов источников запросов, в неговведены блок формирования кода приоритета, группы блоков элементов ИЛИ,две группы блоков элементов И, элемент ИЛИ и элемент НЕ, причем входвыбора дисциплины обслуживания устройства соединен с входом элемента НЕи с управляющими входами нечетных 45блоков элементов И первой группы, ин"формационные входы четных блоков элементов И соединены с соответствующими выходами блока формирования кодаприоритета, управляющие входы которого соединены с управляющими выходамиблоков опроса ш-го столбца матрицыи с управляющими входами блоков элементов И второй группы, информационные входы которых соединены с прямы 55ми выходами одноименных регистровгруппы, нулевые выходы которых соединены с первыми информационными входами нечетных блоков элементов И первой группы, управляющие входы которых соединены с выходом элемента НЕ, вторые информационные входы всех блоков элементов И первой группы соединены с инверсными выходами соответствующих счетчиков группы, выходы каждой пары блоков элементов И первой группы соединены с входами соответствующего блока элементов ИЛИ группы, выходы которых соединены с группами информационных входов блоков опроса первого столбца матрицы, информационные входы блока Формирования кода приоритета соединены с прямыми выходами последнего регистра группы, выход каждого триггера группы соединен с соответствующим входом элемента ИЛИ, выход которого соединен с четвертыми управляющими входами блоков опроса ш-го столбца матрицы, выходы блоков элементов И второй группы соединены с группами входов блока элементов ИЛИ.2. Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок Формирования кода приоритета содержит две группы блоков элементов И, группу счетчиков, группу дешифраторов, ш групп элементов И, три группы элементов ИЛИ, причем информационные входы блока соединены с информационными входами блоков элементов И первой группы, управляющие входы каждого блока элементов И первой и второй групп соединены с одноименным управляющим входом блока, группа выходов каждого блока элементов И первой группы соединена с группой информационных входов одноименного счетчика группы, инверсные выходы счетчиков группы являются выходами блока, прямые выходы каждого счетчика группы соединены с входами одноименного дешифратора группы, выходы каждого дешифратора группы, кроме последнего выхода, соединены с информационными входами одноименного блока элементов И второй группы, одноименные выходы групп выходов каждого блока элементов И второй группы соединены с входами одноименного элемента ИЛИ первой группы, выход каждого элемента ИЛИ первой группы соединен с входами одноименного и всех последующих элементов ИЛИ второй группы, выход каж" дого элемента ИЛИ второй группы соединен с первым входом одноименного элемента И каждой из ш групп, второй вход х-го ( = 1 ш) элемента И10 1619274 9 каждой иэ й групп соединен с (1+1)-мвыходом одноименного дешифратофа группы, выходы элементов И каждой иэ шгрупп соединены с входами одноименногоэлемента ИЛИ третьей группы, выхщкаждого элемента ИЛИ третьей группысоединен со счетным входом одноименного счетчика группы.1619274 блок опроса фиг.4 Составитель М.КудряшовРедактор А,Мотыль Техред М.Дидык Корректор л Подп е НТ ССС зоб етения ушская Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,Фиг. 5Елои ааализа аказ 48 ТиражНИИПИ Государственного комитета по113035, Москва, Жоткрытиям п д, 4/5