Устройство для распределения заданий процессорам

(Д 1)5 С 06 Р 9/46 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ОПИСАНИ А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(21) 4653219/2 (22) 20.02, 89 (46) 07.01.91, (72) В.Л.Ляско А.ССкорытченк (53) 684.325(0 ного цессорных систенагрузки междую изобретения яобласти примене деления ми. Цел ширениеза сче служиван Бюл,. 1ский, Ю.В.Пи И.Н.Лучи8,8) кофье я учета я заявоирективныхВ устройимпульсов,элемента ы орм рователь ера, два пы блоко е свидетельство СССР С 06 Р 9/46, 1978. свидетельство СССР6 06 Р 9/46, 1984. ВО ДЛЯ РАСПРЕДЕЛЕНИЯ ССОРАМние относится к вычиснике и может найти при и тр, три тригг жки, три групвторой блок тор, блок эле мматоров, ген нт ИЛИ-НЕ,два зад тов деме элементов И, дементов ИЛИ, груператор импульсов,элемента И, груп-, еров, элемент ИЛИ,ифра элеме па вь дных г гистр 9, элемент 10 задержки, блокэлементов И 11, группу блоков элементов И 12, блок 13 регистров, дешифратор 14, группу блоков элементов И 15,блок элементов ИЛИ 16, группу сумматоров 17, генератор 18 импульсов,элемент 19 задержки, элемент ИЛИ-НЕ 20,элемент И 21, группу блоков элементов И 22, элемент И 23, триггер 24,группу счетчиков 25, триггер 26,группу выходных триггеров 27, элемент ИЛИ 28, блок элементов И 29.Устройство работает следуюшим обра- ф Изобретение относится к вычислильной технике и может найти приме огопроцессорных систем нение в я распределения нагрузоцессорами.Цель изобретения -сти применения устрета директивных сроя заявок,На чертеже приведена сема устройства.Устройство содержустройства 1, г ки меж ение оба счет служиватурнаярасши ойства ков об р й ходиных ходов проса исходном роиства, вх рашиваемой функции уормационные выходы 5альный выход 6 устроиователь 7 импульсов,етчики и су гистр 9 обн в содержитпустимому(56) Авторско982005, кл.Авторское1205144, кл (54) УСТРОЙСТ ЗАДАНИЙ ПРОЦЕ (57) Изобрете лительной тех ит сигнальныи уппы информациства, вход 3 заоды 4 кода застройства, инустройства, сиг "ства, формитриггер 8,. ременение вдля распрепроцессораляется расустройствасроков обство введе состоянии все триггеры,маторы устройства илены. Блок 13 регистоды, соответствующиеемени ожидания запраши 1619273ваемых функций в зависимости от директивных сроков и времени их выполнения процессором (все лроцессоры,входящие в многопроцессорную систему, имеют одинаковую производительность), представленные в Ьбратном коде времена ожидания рассчитываются заранее.Запросы на обслуживание поступа ют от одного источника с минимальным допущенным интервалом между двумя соседними запросами больше, чем максимально возМожное время работы устрогства (под временем работы уст ройства здесь принимается цикл выбора запроса от момента поступления сигнала запроса на вход 3 до момента поступления сигна"а на вход 1, устанавливающего устройство в исходное 20 состояние).Код запрашиваемой функции поступает по входам 4 в регистр 9, Одновременно на входе 3 появляется сигнальзапроса на выполнение запрашиваемой 25 функции, которым устанавливается триггер 8 в единичное состояние, и подается на формирование 7 импульсов, на выходе которого появляется импульс, поступающий на элемент 1 О задержки, Сигнал с единичного выхода триггера 8 открывает блок элементов И 11 и разрешает прохождение кода запрашиваемой функции с регистра 9 на дешифратор 14. Ча выходе дешифратара 14, соответствующем коду запраши 35 ваемой функции, появляется сигн:л, открывающий. соответствующий блок элементов И 15, Код допустимого времени ожидания запрашиваемой Функции через блок элементов И 15 и блокэлементов ИЛИ 16 поступает на соответствующие входы блока сумматоров 17. По информационным входам устройства 2 через блоки элементов И 12, открывае-,мые по второму входу задержанным сигналом с выхода элемента 1 О задержки на соответствующие сумматоры 17, поступают коды суммарного времени дообслуживания всех заявок в соответствующих процессорах. Таким образом, в сумматорах 17 производится операция вычитания из кода обслуживания заявок в соответствующем процессоре кода допустимого времени ожидания запрашиваемой функции.Импульс, поступивший с элемента 10 задержки на элемент 19 задержки, задерживаясь в последнем, поступает на единичный вход триггера 24, на первый вход элемента И 23 и первые входы блоков элементов И 22, Результат операции вычитания, полученный в сумматоре 17, поступает на соответствующий счетчик 25 только в том случае, когда на знаковом выходе этого сумматора 17 присутствует единичный сигнал, открывающий соответствующий блок элементов 22 при поступлении на него импульса с выхода элемента 19 задержки, Одновременно сигналы со знаковых выходов сумматора 17 через элемент ИЛИ-НЕ 20 поступают на второй вход элемента И 23.При поступлении импульса с элемента 19 задержки на первый вход элемента И 23 на его выходе появляется единичный сигнал голько в случае, когда все знаковые разряды сумматоров 17 имеют нулевое значение, т.е. запрашиваемая функция ни на одном процессоре не может быть выполнена без нарушения директивного срока.Импульс с выхода элемента И 23, проходя через элемент ИЛИ 28, поступает на выход 6 устройства, а также устанавливает триггер 26 в единичное состояние, сигнал с инверсного выхода которого подается на вход элемента И 21, закрывая его и тем самым запрещая прохождение импульсов с генератора 18 на счетчики 25. Высокий потенциал с прямого выхода триггера 24 поступает на вход элемента И 21 и в сЬучае, когда с инверсного выхода триггера 26 на вход элемента И 21 поступает единичный сигнал, разрешает поступление импульсов с генератора 18 на счетные входы счетчиков 25. На выходе переполнения того счетчика 5 ноявляетгя импульс, код в котором максимален. Импульс переполнения устанавливает соответствующий триггер 27 в единицу и через элемент ИЛИ 28 поступает на сигнальный выход 6 устройстве и устанавливает в нулевое состояние триггер 8, регистр 9, сумматоры 17, счетчики 25 и триггер 24. При наличии сигнала на выходе переполнения двух и более счетчиков 25 в единичное состояние устанавливается тот триггер 27, номер которого меньше, так как соответствующие элементы И 29 с большими номерами запираются сигналом с выхода счетчика 25 с наименьшим номером. Тем самым достигается однозначныи выбор516 процессора для назначения. С выхода соответствующего триггера 27 на выход устройства 5 поступает единичный сигнал, определяющий процессор, которому назначается на обслуживание запрашиваемая функция. Если на выходе 6 устройства появляется импульс, означающий окончание цикла выбора процессора, и ни на одном из выходов 5 устройства нет единичного сигнала, то запрос на выполнение запрашиваемой функции не принимается к обслуживанию, По окончании цикла выбора система посылает импульс по входу 1 устройства, устанавливающий триггеры 26, 27 в исходное состояние.Формула изобретенияУстройство для распределения заданий процессорам, содержащее первый блок элементов И, группу счетчиков, блок регистров, о т л и ч а ю щ е - е с я тем, что, с целью расширения области применения устройства за счет учета директивных сроков обслуживания заявок, в него введены формирователь импульсов, регистр, три триггера, два элемента задержки, второй блок элементов И, три группы блоков элементов И, дешифратор, блок элементов ИЛИ, группа сумматоров, генератор импульсов, элемент ИЛИ-НЕ, два элемента И, группа выходных триггеров, элемент ИЛИ, причем вход запроса устройства подключен к единичному входу первого триггера и к входу формирователя импульсов, выход которого подключен к входу первого элемента задержки, группы информационных входов устройства подключены к информационным входам соответствующих блоков элементов И первой группы, управляющие входы которых подключены к выходу первого элемента задержки,сигнальный вход устройства подключен к нулевому входу второго тиггера и к нулевым входам триггеров группы, входы запрашиваемой функции устройства подключены к информационным входам регистра, вьг.оды которого подключены к информационным входам первого бпока элементов И, управляющий вход которого подключен к выходу первого триггера, выходы первого блока элементов И подключены к входам дешифратора, вы 19273 6 ходы блока оегистров подключены.кинформационным вхоцам соответствующих блоков элементов И второй группы,управляющие входы которых подключенык соответствующим выходам дешифратора,выходы блоков элементов И второйгруппы подключены к входам блока элементов ИЛИ, выходы которого подключены к первым информационным входам 510 сумматоров группы, вторые информационные входы которых подключены к выходам соответствующих блоков элементов И первой группы, выход генератораимпульсов подключен к первому входупервого элемента И, второй вход котого подключен к выходу второго триггера, третий вход первого элемента Иподключен к выходу третьего триггера, единичный вход второго триггера 1.5 20 ми устройства, выход переполнения каждого счетчика группы подключен к соответствующему инверсному входу второго блока элементов И, выходы которого 5 подключены к единичным входам соответствующих триггеров группы,подключен к выходу второго элемента Ии к первому входу элемента ИЛИ, первый вход второго элемента И подключенк выходу второго элемента задержки и 25 к первым управляющим входам блоковэлементов И третьей группы, знаковыевыходы сумматорОв группы подключенык вторым управляющим входам блоковэлементов И третьей группы и к входам З 0 элемента ИЛИ-НЕ, выход которого подключен к второму входу второго эле.-.мента И, разрядные выходы сумматоровгруппы подключены к информационным входам блоков элементов Итретьей группы, выходы которых 35 подключены к информационным входамсоответствующих счетчиков группы,счетные входы которых подключены квыходу первого элемента И, выход переполнения первого счетчика подключенк единичному входу первого триггерагруппы, а также к соответствующемувходу элемента ИЛИ, выход которогоявляется сигнальным выходом устройства и подключен к входам обнуления регистра первого и третьего триггеров,сумматоров группы и счетчиков группы,выход второго элемента задержки подключен к единичному входу третьего 50триггера, выходы группы выходных триггеров являют ся информационными выхода1619273Составител КудряшевКоррек Мотыл Шевкун едакт роизводственно-издательский комбинат патент", г. Ужгород, ул, Гагарина аказ 48 , Тираж ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5