Устройство для контроля знаний обучаемых

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик и 976469(5 )М. Кл. С ОЭ В 7/07 3 Ъоударотвсннай комитет СССР по делам изобретений н открытий(72) Авторы изобретения Киевский ордена Ленина политехнический: институтим. 50-летия Великой Октябрьской социалистическойреволюции( Ьй ) УСТРОйСтео аЛЯ КОНТРОЛЯ ЗНАНИЙ ОБУЧАЕМЫХ1 о 15 Изобретение относится к автомати- ке и вычислительной технике, в частности к системам и устройствам для обучения и контроля знаний, и может быть использовано для программированного контроля знаний по различным дисциплинам. Известно устройство, содержащееблок ввода ответов, соединенный сузлом сравнения, блок памяти, генератор, распределитель, коммутатор,табло предъявления и табло оценок1,Однако данное устройство имеет низкую точность контроля знаний, ограниченные дидактические возможностии низкую скорость контроля,Известно также устройство, содержащее элементы памяти ответовго учащихся и эталонных ответов, схемы сравнения, счетчики количества вводов ответов и эталона, триггер опроса 1, 2 1,Устройство позволяет повысить точность контроля, однако не позволяет контролировать конструируемый ответ и имеет низкую скорость контроля,Наиболее близким к изобретениюявляется устройство, содержащее пульты учащихся, подключенные к блокупамяти, пульт преподавателя, формирователь управляющих сигналов, содер.жащий генератор, дешифратор, и трисчетчика, блок оценки, блок выводаинформации, блок определения максимального числа ошибок, блок совпадвнии, коммттатов сигналов ошибок 37Устройство позволяет повыситьскорость формирования оценок для всейгруппы обучаемых за счет одновременного анализа регистров ошибоквсех обучаемых.Однако данное устройство обладает недостаточным быстродействием,так как проверка ответов обучаемых97646 возможна только после заполнения всех регистров ошибок и окончании опроса, Кроме того, оно не позволяет управлять темпом работы обучаемого.Цель изобретения - повышение быстродействия устройства за счет организации мупьтиплексного режима посимвольного контроля результатов решения контрольных заданий, а также адаптация к темпу работы обучаемых,5 1 О Поставленная цель достигается тем, что в устройство,содержащее пульты обучаемых, коммутатор, последовательно соединенные пульт преподавателя и блок памяти и последовательно включенные формирователь сигналов оценки и блок вывода учебной информации, введены последовательно соединенные сдвигающий регистр и блок элементов И, последовательно включенные распределитель импульсов, и формирователь импульсов, а также блок счетчиков, выход которого соединен с входом формирователя сигналов оценки, первый вход - с вторым входом пульта преподавателя, а второй вход - с выходом коммутатора, вход которого подключен к выходам блока элементов И соединенным с втоУФ рым входом блока памяти, первым входом распределителя импульсов и первход блока элементов И подключен через сдвигака 1 ий регистр к второму выходу распределителя импульсов, а второй вход - непосредственно к выходампультов обучаемых, выход блока памяти соединен с вторым входом формирователя импульсов, первый выход которого подключен к вторым входам пуль"тов обучаемых, а второй выход - квторому входу распределителя импульсов, третьи входы пультов обучаемыхсоединены с первым выходом распределителя импульсов, причем распределитель импульсов содержит последова 4 О 45 тельно включенные первый элемент ИЛИ, первый триггер и первый и второй элементы И, а также генератор тактовыхимпульсов, выход которого соединен с вторыми входами первого и второгоэлементов И, выходы которых являютсясоответственно первым и вторым выходами распределителя, входы первого элемента ИЛИ являются первым входомраспределителя, второй вход, первоготриггера является вторым входом расвыми входами пультов обучаемых, первый 9 4пределителя, формирователь импульсов содержит последовательно включенныа второй элемент ИЛИ, первый регистр и первый узел сравнения, в также первый счетчик, вход которого является первым входом формирователя,первый выход является вторым выходомформирователя и соединен с вторымвходом первого регистра, а второйвыход соединен с вторым входом первого узла сравнения, выход которогоявляется первым выходом формирователя вход второго элемента ИЛИ является вторым входом формирователя,а пульт обучаемого содержит последовательно соединенные третий элементИ, второй счетчик, второй узел сравнения, четвертый элемент И, третийэлемент ИЛИ, второй триггер, блокввода ответов и второй регистр, выход которого соединен с вторым входом второго узла сравнения, а такжепятый элемент И, первый и второй входы которого являются соответственнопервым и вторым входами пульта, авыход соединен с вторым входом четвертого элемента И, второй вход третьего элемента И подключен к второмувыходу второго счетчика, выход блокаввода ответов соединен с вторым входом второго триггера, второй выходкоторого является выходом пульта,первый и второй входы третьего элемента И являются первым и третьим входами пульта соответственно.На фиг, 1 приведена структурнаясхема устройства; на фиг, 2 - пример формирования импульса правильного ответа,Устройство содержит пульт 1 преподавателя, связанный с блоком 2 памяти и блоком 3 счетчиков, выходы которого подключены к формирователю 4 сигналов оценки, подсоединенному к блоку 5 вывода учебной информации. Входы блока 3 через коммутатор б подключены к выходу элемента И 7, связанного через элемент 8 ИЛИ с нулевым входом триггера 9 (готовности), единичный вход которого как и регистр 10 (символа) связан с .блоком 11 ввода ответов, выход которого подсоединен к инверсному выходу триггера 9, подключенного прямым выходом к блоку 12 элементов И, выходы которого соединены с блоком 2, коммутатором 6, первыми входами элементов .И 13 и 14, а через элемент ИЛИ 155 9764с единичным входом триггера 16 (управления), нулевым входом подключенного к счетчику 17 (правильного ответа), связанного этим же входом срегистром 18 (символа), а параллель- йным - с узлом 19 сравнения, выходомподключенного к вторым входам всехэлементов 14, подсоединенных к элементу 7, а другим входом - к регистру 18, связанному через элемент ИЛИ 20 1 Вс выходами блока 2,Инверсный выход триггера 16 подключен к элементу И 21, а прямойк элементу И 22, к другому входукоторых подсоединен генератор 23 тактовых импульсов, причем выход элемента 21 подсоединен к сдвигаещемурегистру 24, подключенному выходамик элементам И блока 12, а выход элемента 22 связан со счетчиком 17 и 2 Ввторыми входами элементов 13, выходыкоторых подключены к счетчикам 25(тактов),одни выходы которых подсоединены к элементам 8, а другие - кузлу 26 сравнения, выходом связанному с элементом 7, а входом - с регистром 10.Элементы 7, 8 13 и 14, блок 11,регистр 1 О, триггер 9, счетчик 25и узел 26 объединены в пульт 27 обучаемогоЭлементы 15, 21 и 22 и триггер 16 представляют собой распределитель 28 импульсов, счетчик 17, регистр 18, узел 19 и элемент 20 объединены в формирователь 29 импульсов. ззустройство для контроля знанийобучаемых работает следующим образом,С пульта 1 в блок 2 заносятся коды эталонных ответов, а каждая ячейка этого блока содержит код однойцифры результата или одного символаконструируемого ответа. Кроме тогос пульта 1 поступает сигнал на соответствующий счетчик блока 3, устанав-ливаещий такой коэффициент пересчета,при котором поступление, например на1-й счетчик 1-сигналов правильногоответа, вызвало бы появление на выходе 1-го счетчика сигнала переноса,означающего, что весь ответ введен1-м обучаемым верно. В начальный момент времени триггер 16 находится в нулевом состоянии, что обеспечивает поступление такто 5 вых импульсов с генератора 23 через элемент 21 на сдвигающий вход регистра .24, в котором единица разрещает 69 6поочередно прохождение сигнала через элементы И блока 12, на другие входы которых поступает сигналы готовности от пультов 27,Если 1-й обучаемый выполнил тестовую задачу, то он с помощью блока 11 вводит очередной элемент своего ответа (цифру, код символа контр, ответа), Введенный код запоминается в регистре 1 О и переводит триггер 9 в состояние, запрещающее ввод очередного символа, причем сигнал готовности к обслуживанию, снимаемый с прямого выхода триггера 10, поступает на -й элемент И блока 12. В момент появления в 1-ом разряде регистра 24 единичного потенциала этот сигнал готовности адресует соответствующий регистр в блоке 2, чем обеспечивает сдвиг содержимого очередной ячейки регистра через элемент 20 в регистр 18, также сигнал через элемент 15 устанавливает триггер 16 в состояние, разрешающее прохождение тактовых импульсов через элемент 22, и запрещающее - через элемент 21.Таким образом, единица в регист" ре 24 зафиксирована и с выхода 1-го элемента И блока 12 сигнал раэреше" ния поступает на элементы 13 и 14 1-го пульта 27, С выхода элемента 22 тактовая серия из десяти импульсов (фиг. 2), что регламентируется счетчиком 17, поступает через элемент 13 на вход счетчика 25 1-го пульта 27. Коды, формируемые при этом на счетчике 17 и счетчике 25, сравнива ются на совпадение соответственно вузлах 19 и 26 с кодами в регистрах 18 и 10. В момент сравнения узел 19 выдает сигнал, соответствующий по времени 1-му сигналу тактовой серии, где 1 - число соответствующее эталону данного символа и хранится в регистре 18 (на фиг, 2 пример для формирования 1=5), Этот сигнал по" ступает через открытый элемент 14 на элемент 7, где анализируется, произощло ли на -ом такте, совпадение в узле 26,Если совпадение произощло, то сигнал с элемента 7, означающий, что введен верный элемент ответа, поступает через коммутатор 6 в 1-й счетчик блока 3, а также через элемент 8 - на сброс триггера 9, Если же совпадения нет, т,е. обучаемый ввел .неверный символ, то после 10-готакта с выхода счетчика 25 через элемент 8 на триггер 9 поступит сигналсброса, разрешающий обучаемому дальнейшую работу, В этот же момент сигнал переполнения со счетчика 17 сбро-,сит триггер 16 и регистр 18, чемобеспечится подключение следующегопульта 27,Таким образом будет производитсяпосимвольный опрос обучаемых.По мере выполнения обучаемыми заданий формирователь 4 будет оценивать состояние счетчиков блока 3 иФормировать результаты контролязнании для вывода с помощью блока 5.1Устройство обеспечивает адаптациюк уровню работы обучаемого, создаваяпри этом равные возможности для всейгруппы (так как опрашиваются все пульты последовательно).Однако обучаемые, работающие с повышенной скоростью, будут чаще представлять свои результаты для контроля и быстрее закончат выполнение задания,По сравнению с известным повышено быстродействие устройства, обеспечивающее сравнение с эталоном в процессе ввода ответа, т,е. исключается режим проверки задания каждого обучаемого, что позволяет сократить вре,мя обработки результата ответа для успешно работающего обучаемого более чем в 2 раза.формула изобретения1, Устройство для контроля знаний обучаемых, содержащее пульты обучаемых, коммутатор, последовательно соединенные пульт преподавателя и блок памяти и последовательно включенные формирователь сигналов оценки и блок вывода учебной информации, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены последова" тельно соеди,ненные сдвигающий регистр и блок элементов И, последова" тельно включенные распределитель импульсое и формирователь импульсов, а также блок счетчиков, выход которого соединен с входом формирователя сигналов оценки, первый вход - с втоЯ рым вьаодом пульта преподавателя, а второй вход - с выходом коммутатора, вход которого подключен к выходам блока элементов И, соединенным с вторым входом блока памяти, первым входом распределителя импульсов и первыми входами пультов обучаемых, первый вход блока элементов И подключен через сдвигающий регистр к второму выходу распределителя импульсов, а второй вход непосредственно к выходам пультов обучаемых, выход блока памяти соединен с вторым входом формирователя импульсов, первый выход которого подключен к вторым входам пультов обучаемых, а второй выход - к второму входу распределителя импульсов, третьи входы пультов обучаемых соединены с первым выходом распределителя импульсов.2, Устройство по и, 1, о т л и ч а ю щ е е с я тем, что в нем распределитель импульсов содержит последовательно включенные первый элемент ИЛИ, первый триггер и первый и второй элементы И, а также генератор тактовых импульсов, выход которого соединен с вторыми входами первого и второго элементов И, выходы которых являются соответственно первым и вторым выходами распределителя, входы первого элемента ИЛИ являются первым входом распределителя, второй вход первого триггера является вторым входом распределителя.3. Устройство по и, 1, о т л ич а ю щ е е с я тем, что в нем формирователь импульсов содержит последовательно включенные второй эле" мент ИЛИ, первый регистр и первь 1 й узел сравнения, а также первый счетчик, вход которого является первым входом Формирователя, первый выход является вторым выходом Формирователя и соединен с вторым входом первого регистра, а второй выход соединен с вторым входом первого узла сравнения, выход которого является первым выходом формирователя, вход второго элемента ИЛИ является вторым входом формирователя. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что в нем пульт обучаемого содержит последовательно соединеннь 1 е третий элемент И, второй счетчик, второй узел сравнения, четвертый элемент И, третий элемент ИЛИ , второй триггер, блок авода ответов и второй регистр, выход которого соединен с вторым входом второго узла сравнения, а также пятый9 976469 1 Оэлемент И, первый и второй входы ко- ются первым и третьим входами пульторого являются соответственно пер- та соответственно,вым и вторым входами пульта, а выход Источники инФормации,соединен с вторым входом четвертого принятые во внимание при экспертизеэлемента И, второй вход третьего эле-1. Авторское свидетельство ГССРмента И подключен к второму выходу Ьф 456294, кл. С 09 В 7/00, 1975второго счетчика, выход блока ввода 2. Авторское свидетельство СССРответов соединен с вторым входом вто- У 613361, кл. Я 09 В 7/07 1978.рого триггера, второй выход которого 3, Авторское свидетельство СССРявляется выходом пульта, первый и вто-ф У 742446, .кл. 6 09 В 7/07, 1980рой входы третьего элемента И явля- (прототип),976 ч 69 ои 1 У Составитель А.КарловС,Патрушева Техред А.Бабинец Корректор М,Кос Редак ое илиал П П Ч 1 атент, г. жгород, ул, Проектная,аз 9009 77 ирам 72 ВНИИПИ Государственного по делам изобретений 113035, Москва, Х, РПо митета СС ткрытий ская наб