Преобразователь угол-код

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4748 51)5 Н 03 М ОПИСАНИЕ ИЗОБРЕТЕН К АВТОРСКОМ ИДЕТЕЛЬСТВ ин 7 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(71) Ленинградский институт точноймеханики и оптики(54) ПРЕОБРАЗОВАТЕЛЬ УГОЛ - КОД (57) Изобретение относится к области аналого-цифрового преобразования, а именно к преобразователям угла поворота вала в код, Целью изобретения является повышение надежности преобразователя за счет исправления одиночных, ошибок. Цель достигается тем, что в преобразователь угол - код, содержащий кодовый диск 1 с информационной дорожкой, выполненной в виде градаций псевдослучайной двоичной последовательности максимальной длиины с периодом М = 2 - 1, и считывающих элементов 2,3 и 4, дополнительный считывающий элемент 5, сумматор1534748 9 по модулю два, введены идополнительных считывающих элементов 6 и 7,исумматоров 10 по модулю два на .три входа, иэлементов НЕ 11, иэлементов И 12, и сумматоров 13 помодулю два на два входа, выходы которых являются выходом 14 преобразователя. Введенные элементы с соответствующими связями обеспечивают исправ ление одиночных ошибок при считывании информации, При отсутствии в1 аботе преобразователя одиночных ошиИзобретение относится к области аналого-цифрового преобразования, 20 а именно к преобразователям угла поВорота вала в код.Целью изобретения является повыШение надежности преобразователя за счет исправления одиночных оши бок.На чертеже показана .линейная развертка кодового диска, а также Структурная схема трехразрядного преобразователя угол - код (п=3). 30Информационная дорожка кодового диска выполнена в виде псевдослучайной последовательности (двоичной) максимальной длины (ПСД ПИД) с пеРиодом и: 2"-1 35Известно построение псевдослучайиых двоичных последовательностей максимальной длины с периодом М =2 -1, а также, например, построенние ПСДПМД при помощи сдвигающего регистра с сумматорами по модулю два в цепи обратной связи. В известном источнике дана таблица для 1 ( п 640, пригодная для генерирования ПСДПИД с периодом М до 2 -1 121. 45Поясняют один из вариантов реализации информационной дорожки кодового диска на основе ПСДПМД и размещение вдоль информационной дорожки считывающих элементов и дополнительных считывающих элементов, ограничившись для простоты тремя разрядами преобразования, т.е,п=3. Дпя получения ПСДПИД с периодом И = 2 -1= =7 необходим примитивный многочлен Ь(х) степени 3. Выбирают, например, многочлен Их)=х +х+1 из таблицы 1213возможно также использование сопряженного многочлена той же степени бок сигналы с выходов дополнительных считывающих элементов 5,6 и 7 дополняют сигналы с соответствующих считывающих элементов 2,3 и 4 до четности, при этом выходные сигналы сумматоров 9 и 10 по модулю два райны нулю. В случае появления одиночной ошибки на некоторых выходах сумматоров 9 и 10 по модулю два появляется уровень логической "1", что вызывает коррекцию соответствующего разряда. 1 ил.,табл. т,е. п(х)=х +х +1. При получении соответствующей ПСБтИД необходимо использовать трехразрядный сдвигающий регистр с сумматором по модулю два в цепи обратной связи, где характер обратных связей определяется многочленом Ь(х). В данном примере трехразрядный сдвигающий регистр будет генерировать ПСДПМД с периодом М=2 -1=70011101. При построении информационной дорожки кодового диска ПСДПМД с периодом М=7 наносится на кодовый диск в виде активных (единицы ПСДПМД) и пассивных (нули ПСДПИД) участков информационной дорожкй, например, по ходу часовой стрелки, причем на информационную дорожку кодового диска наносится только один период ПСДПМД. ПСДПИД с периодом И=2 - 1н определяет число квантов информационной дорожки кодового диска, которое в данном примере равно М=7. Отсюда величина кванта Х = 360 /И = 360 /7 - -51,4 . Считывающие элементы должны быть размещены на информационной дорожке кодового диска с постоянным шагом, кратным величине кванта информационной дорожки,Примем в данном примере равномерное размещение трех считывающих элементов на информационной дорожке кодового диска с шагом в два кванта, например, по ходу часовой стрелки.При таком размещении считывающих элементов места размещения трех дополнительных считывающих элементов на информационной дорожке кодового диска определяются в соответствии со следующей таблицей:С С 2 СЗ СД 1 СД 2 СДЗ В таблице символами С 1, С 2, СЗ обозначены считывающие элементы, размещенные на информационной дорожке кодового диска с шагом в два кванта по 5 ходу часовой стрелки, а символами СД 1, СД 2, СДЗ - соответственно первый, второй и третий дополнительные считывающие элементы, также размещенные на информационной дорожке. Столб цами в таблице являются ПСДПМД, считываемые при полном обороте кодового диска против хода часовой стрелки с соответствующих считывающих и дополнительных считывающих элементов. 25 ПСДПМД, считываемые с дополнительных считывающих элементов, при полном обороте кодового диска подчиняются следующим зависимостям: СД 1 = С 1 О+ С 2 О+ СЗ,Сдг = С О+ С 2,Сдз = С 2 О+ СЗ,где О+ - означает суммирование помодулю два,Для выполнения соотношения (1)первый дополнительный считывающийэлемент должен быть смещен вдольинформационной дорожки кодового диска аОв сторону возрастания номера равномерно размещенных трех считывающихэлементов С 1, С 2 и СЗ относительноС 1 на один квант (столбцы С 1 и СД 1таблицы), второй дополнительный 45считывающий элемент должен быть смещен вдоль информационной дорожки кодового диска в сторону возрастанияномера равномерно размещенных трехсчитывающих элементов С 1, С 2, СЗ относительно С 1 на три кванта (столбцы С 1 и СД 2 таблицы), третий дополнительный считывающий элемент долженбыть смещен вдоль информационнойдорожки кодового диска в сторону возрастания номера равномерно размещенных трех считывающих элементов С 1,С 2 и СЗ относительно С 2 на три кванта (столбцы Сг и СДЗ). 6В и-разрядном преобразователе зависимости (1)выглядят следующим образомСД = С 1 9 С(п),СД (п), СДп - ПСДПМД, считываемые с соответствующих считывающихэлементов и дополнительньпс считывающих элементов,Пример размещения трех считывающихв трех дополнительных считывающихэлементов вдоль информационной дорожки кодового диска с использованиемматематических формул. Здесь Ь(х)= х 2 2 +(7-3) = х8 = х8 (шос 7) 1 8=6 8 = х 1 с+(М-Б)3 = = х 2 +(7-6)1. = х 3 В предложенном техническом решении обеспечивается исправление оди-. ночных ошибок. При доказательстве для простоты рассуждения ограничи1534748 О;- 1, У ий 1;У =О,У Учитывая изложенное,35 с а ь с едующу с ис ему ожно запиавнений 2 У 2 у(, х-г О+ х, О+ х, хО+х( Эх 45При технической реализации соотно- Шения (41 необходимо использовать дин (и+1) входовой сумматор по модулю два и (и) трехвходовых сумма 5 О (ора по модулю два, входными сигналами которых являются сигналы с и считывающих элементов и и дополнинь(х считывающих элементов х х1х хкхп х 255 х ха выходными У УповПри ви в и одиночных ошибоквателя сигналы с отсутст преобра работ ваются, например, тремя разрядами преобразования, а затем обобщают полученные результаты на случай и" разрядного преобразователя. Обозначают сигналы, снимаемые с вого, второго и третьего считываюэлементов, а,также первого второго и третьего дополнительных с итывающих элементов через х, хг х и хх , хь соответственно.В соответствии с (1) и принятыми обозначениями можно записать:У, = х, С+)хгО+ х,О+ х у = х, О+ хгО+ хг (3) у =х О+х. О+ х5При технической реализации соотн шения 3) необходимо использовать о ин четырехвходовый сумматор по модул два и два трехвходовых сумматора п модулю два входными сигналами( ( к торых являются хх г х 3 х. ха х а выходНыми - у Уг УьПри отсутствии в работе преобраз(вателя одиночных ошибок сигналы сдополнительных считывающих злемент в дополняют сигналы с соответствующ считывающих элементов до четного ч сла единиц, при этом выходные сиги ы у у , у сумматоров по модулю д а равны нулю.В и-разрядном преобразователе зависимости (3) с соответствующими обозначениями будут выглядеть следующим образом: у = х,Ях О+,О+х 1, О+у = х,0+хгО+ хг дополнительных считывающих элементов дополняют сигналы с соответствующих элементов до четного числа единиц, при этом, выходные сигналы у уу всех сумматоров по модулювдва равны нулю.При появлении одиночных ошибок в работе преобразователя, например, при выходе из строя какого-либо считывающего элемента, нарушается суммарная четность единиц, снимаемых со считывающих элементов, и выходные сигналы у, у у некоторых сумматоров по модулю два будут равны единице.В этом случае возможны следующие варианты, рассмотренные на примере и=3 (соотношение (3 .Вышел из строя любой считывающий элемент:вышел из строя первый считывающий элемент, при этом ьппел из строя второй считывалемент, при этомУ = 1; У 2 = 1; У = 1; вышел из строя третий считываюэлемент, при этом При технической реализации соотношения (5) необходимо использовать три трехвходовых логических элемента И и два инвертора для получения инверсных сигналов уг и уь, Входными сигналами логических элементов И являются у, у , у , у , у а выхо6дами 21, 2 г 2 ьчПри выходе из строя одного из считывающих элементов выходной сигнал соответствующего логического элемента И будет равен единице, при этом выходные сигналы остальных логически элементов И равны нулю (5).Далее, обозначая выходные сигналы преобразователя через К,о,2, о ь можно записать:(7) уф Уп; 55е уф ) При выходе из строя, например, первого считывающего элемента выходной сигнал 2первого логического элемента И будет равен "1 " (при этом Е = Ез = 0) и сигнал с первого1 О йсчитывающего элемента будет проинвертирован (6).При отсутствий в работе.преобразователя одиночных ошибок (четность15 получаемых Сигналов не нарушена), т.е 2Е = Е = 0 сигналы с первого,3второго и третьего считывающих элементов без изменения проходят на выход преобразователя (6)При технической реализации соотно 20 шения (6) необходимо использовать три двухвходовых сумматора по модулю два, входными сигналами для которых ЯвлЯютсЯ (х Е), (х, Е ), (х Еэ),25выходными - Ы, ОС0 э Вьппел из строя первый дополнительный считывающий элемент, при этом У = 1 ф уд = Оф узОВ соответствии с (5) ЕЕеЕэ0 и сигналы с первого, второго и третьего считывающих. элементов без изменения проходят на выход преобразователя (6).Вьппел из строя любой иэ дополнительных считывающих элементов, начиная с второго при этом у = О, 40 а следовательно, 2, = ЕпЕэ - О и сигналы с первого, второго и третьего считывающих элементов без изменения проходят на выход преобразова теля (5) и (6).В и-разрядном преобразователе зависимости (5) и (6) с соответствующими обозначениями будут выглядеть следующим образом:50 Еэ = УупуэУ УУ УЧ-Уэу 4 УР 6 ф фЕ Б У Уп Уэ У 4 Уп Уь Уг2 и- У УаУэУ У-У; Е 1 УУУ ф ф ф У- У ) Оп ф х и- О+ Е- ) Прн технической реализации соотношения (7) необходимо использоватьи и-входовых логических элементовИ и (и) инверторов для полученияинверсных сигналов у , у , у.При технической реализации соотношения (8) необходимо использовать идвухвходовых сумматоров по модулю два.Преобразователь содержит кодовыйдиск 1 с информационной дорожкой, накоторой нанесен код псевдослучайнойдвоичной последовательности макснмальэной длины с периодом И = 2 -1 = 7(0011101), считывающие элементы 2-4,расположенные вдоль информационнойдорожки с постоянным шагом, равнымдвум квантам Х, дополнительные считывающие элементы 5-7, шесть пороговыхэлементов 8, четырехвходовый сумматор 9 по модулю два, два трехвходовыхсумйатора 10 по модулю два, дваэлемента НЕ 11, три трехвходовыхлогических элемента И 12, три двухвходовых сумматора 13 по модулю два, выходы 14 преобразователя.Преобразователь работает следующим образом,При перемещении кодового диска 1против хода часовой стрелки на одинквант со считывающих элементов 2-4и дополнительных считывающих элементов 5-7 последовательно в параллельном коде через пороговые элементьг 8будут сниматься сигналы, соответствующие следующим кодовым комбинациям: 010111, 111100, 100110, 110001,001101, 101011, 011010. При отсутствии в работе преобразователя одиночных ошибок сигнал с дополнительного считывающего элемента 5 дополняет сигналы со считывающих элементов 2-4 до четного числа единиц, сигнал с дополнительного считывающего элемента 6 дополняет сигналы со считывающих элементов 2 и 3 до четного числа единиц, сигнал сдополнительного считывающего элемента 7 дополняет сигналы со считывающих элементов 3 и 4 до четного числа единиц, при этом выходные сигналы сумМаторов 9 и 10 по модулю два равны5 акулю. Поскольку нулевой сигнал с выкода сумматора 9 по модулю два постуПает на входы всех логических элеменгов И 12, то на их выходах также будет присутствовать нулевой сигнал. Нулевые сигналы с выходов логических /элементов И 12, поступая на вторые ходы соответствующих сумматоров 13 Ьо модулю два,на первые входы которых 15 ерез пороговые элементы 8 поступают сигналы со считывающих элементов 2-4, озволяют последним без изменения 1 роходить на выход 14 преобразователя,При появлении в работе преобразоВателя одиночных ошибок возможны следующие варианты:1. Вышел из строя считывающий элемент:а) Вышел из строя считывающий эле мент 2, при этом - выходной сигнал Сумматора 9 по модулю два равен единице (у =1), выходной сигнал первого Сумматора 1 О по модулю два равен единице (у =1), выходной сигнал второго сумматора 10 по модулю два равен ну- лю (у =0) .В данном случае сигнал на выходе первого логического элемента И 12 будет равен единице (2 =1) а сигна 135 лы на выходах второго и третьего лоГичЕских элементов И 12 будут равны нулю (Е =. Е= 0). Эти выходные сигналы первого, второго и третьего лоических элементов И 12 подаются на 40 Вторые входы первого, второго и третьего двухвходовых сумматоров 13 по модулю два соответственно.Таким образом, сигнал. с первого считывающего элемента 2, пройдя че рез первый сумматор 1 3 по модулю два на выход 14 преобразователя, будет проинвертирован, тогда как сигналы со считывающих элементов 3 и 4, пройдя через соответствующие сумматоры 13 по модулю два на выхоц 14 преобразователя, останутся без изменения,Вышел из строя считывающий элемент 3, при этом выходной сигнал55 сумматора 9 по модулю два равен (у = 1), выходные оигналы первого и Второго сумматоров по модулю. два рав 11 ( 1) дВ данном случае сигнал на выходе второго логического элемента И 12 будет равен "1" (2, = 1), первого и третьего - "0 (2 = Е = 0) . Эти выходные сигналы подаются на вторые входы соответствующих сумматоров 13 по модулю два. При этом, сигнал со считывающего элемента 3, пройдя через второй сумматор 13 по модулю два на выход 14 преобразователя, будет проинвертирован, а сигналы со считывающих элементов 2 и 4, пройдя через соответствующие сумматоры 13 по модулю два на выход 14 преобразователя, останутся без изменения.Вышел из строя считывающий элемент 4, при,этом. выходные сигналы сумматоров 9 по модулю два и второго сумматора 10 по модулю два равны "1 (у = у = 1), выходной сигнал первого сумматора 10 по модулю два равен "0" (у = 0).В данном случае сигнал на выходе третьего логического элемента И 12 будет равен "1 (2= 1), а первого и второго - "0" (2= 2 = 0). Эти выходные сигналы подаются на вторые входы соответствующих сумматоров 13 по модулю два. При этом, сигнал с третьего считывающего элемента 4, пройдя через третий сумматор 13 по модулю два, будет проинвертирован, а сигналы с первого 2 и второго 3 считывающих элементов, пройдя через соответствующие сумматоры 13 по модулю два на выход 14 преобразователя, останутся без изменения.Вышел из строя любой из дополнительных считывающий элемент.При этом, сигналы с выходов всех логических элементов И 12 будут равны "0 (Е= Е = Еэ = 0), а сигналы со считывающих элементов 2-4 будут передаваться через сумматоры 13 по модулю два на выход 14 преобразователя без изменения. Аналогично работает устройство при реверсе.формула из о бр етенияПреобразователь угол - код, содержащий кодовый диск с информационной дорожкой, выполненной в виде градаций псевдослучайной двоичной последовательности максимальной длины периода М = 2 -1, построенной посредством примитивного многсчлена Ь(х) степени и, где и - разрядность преЗаказ 56Тираж 652 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 образователя, и считывающих элементов, размещенных вдоль информационной дорожки с постоянным угловым шагом.360Йх где х = -- величина кванта 5УМпреобразователя, 1 = 1,2 причем ,1 и( М, первый дополнительный считывающий элемент, смещенный вдоль информационной дорожки относительно первого считывающего элемента на величину угла о(, = х (и)1 с+(М), где1 - степень одночлена, являющегося остатком от деления по модулю два со стороны младших степеней многочлео-.на г(х) =х на многочлен Ь(х),=Опричем 1,а также величина (и)Е+ +(М)1 берутся по модулю М, первый сумматор по модулю два, выходы считывающих элементов и выход первого дополнительного считывающего элемента соединены с входами первого сумматора по модулю два, о т л и ч а ю щ и й - с я тем, что, с целью повышения на дежности преобразователя за счет исправления одиночных ошибок, в него введены (и) дополнительных считывающих элементов, (п) сумматоров по модулю два на три входа, .(и) эле ментов НЕ, и элементов И, и сумматоров по модулю два на два входа, (ь+1)-й дополнительный считывающий элемент смещен вдоль информационной дорожки относительно 1-го считываю 35 щего элемента на величину угла О, = = хс(М-Я) ,где Я - степень одно- члена, являющегося остатком от деления по модулю .два со стороны младших степеней двучлена(х) =1+х" на мнр.гочлен Ь(х), причем степень Я одночлена и величина 1 с+(М-Я)1 берутсяпо модулю М, д = 1,2,(и), выходы и считывающих элементов соединенысоответственно с первыми входами исумматоров по модулю два на два входа, выходы ь-го и (+)-го считывающих элементов и (1)-го дополнительного считывающего элемента соединены с входами д-го сумматора по модулю два на три входа, выход первогосумматора по модулю два соединен спеовыми входами и элементов И, выходпервого сумматора по модулю два натри входа соединен с вторым входомпервого элемента И, к остальным входам которого через элементы ИЕ подключены, выходы, остальных сумматоровпо модулю два на три входа, выходы-го и (.+1)-го сумматоров по модулюдва на три входа соединены соответственно с вторым и третьим входом(1+1)-го элемента И, к остальнымвходам которого через элементы НЕподключены выходы остальных сумматоров по модулю два на три входа, выход (и)-сумматора по модулю двана три входа соединен с вторым входом и-го элемента И, к остальнымвходам которого через элементы НЕподключены выходы остальных сумматоров по модулю два на три входа, выход -го элемента И соединен с вторым входом соответствующего д-го сумматора по модулю два на два входа,выходы которых являются выходамипреобразователя,