Устройство контроля ошибок многоканальной аппаратуры магнитной записи

ОЮЗ СОВЕ ТСНИХ ОЦИАЛИСТИЧЕСНИХРЕСПУ БЛИН,15292 9) Я 1 В 27 САНИЕ ИЗОБРЕТЕ ИДЕТЕЛЬСТВУ АВТОРСКОМ(57) Изобретение относитс ростроению, а именно к те нитной записи, и может ис ся во встроенных средства многоканальной аппаратурь магнитной записи. Цель из уменьшение погрешности до контроля ошибок многокан ратуры магнитной записи ние времени контроля. Вве я к приб хинке ма льзоват Фаад г ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР(54) УСТРОЙСТВО КОНТРОЛЯ ОШИБОКМНОГОКАНАЛЪНОЙ АППАРАТУРЫ МАГНИТНОЙЗАПИСИ х контроля цифровой обретенияпускового альной аппасокращедение треть1529285 е о ц четвертого ццверторон 8 и 9, триггера 18 а также последовательно включенных второго буферного реги .тра 14 воспроизведения блока 229 5 сумматоров, регистра 23 ошибок, блока 24 стробировация, блока 25 счетчиков канальных ошибок и коммутатора 26, введение в блок 19 суммарного выделения ошибок третьего сднигового 10 регистра 28, второго 29 и третьего 30 сумматоров и элемента 31 стробировация, а также соответствующих связей между элементами позволяет осуществить поразрядное сравнение каждого воспроизведенного столбцаИзобретение относится к приборостроению, а именно к технике магнитцой записи, и может быть использовацо но встроенных средствах контроля многоканальной аппаратуры цифровой 25магнитной записи.Цепь изобретения - уменьшение по- грешности результата допускового контроля ошибок многоканальной аппаратуры магнитной записи и сокращение 30 времени контроля.На чертеже изображена структур-цая схема предлагаемого устройства.Устройство содержит мцогоканаль цьгй блок 1 магнитной записи, такто 35 , ный генератор 2, формирователь 3 ко да., перньгй 4 и второй 5 сдвигоные регистры, первый 6, второй 7, третий 8 и четвертый 9 ицверторы, первый 10 и второй 11 делители частоты, буферный регистр 12 записи, первый 13 и второй 14 буферные регистры во процзнедеция, Фазовый детектор 15, фильтр 16 гциццх частот, упранляемь.йнапряжением генератор 17, триггеР 18, 15 блок 19 суммарного выделения ошибок,четчик 20 суммарных ошибок, блок 21 индикации, блок 22 сумматоров, регистр 23 ошибок, блок 24 стробировация блок 25 счетчиков канальных ошцЭ50 бок и коммутатор 26.Блок 19 суммарного выделения ошибок включает н себя узел 27 пуска, третий сдвиговый регистр 28, первый 29 и второй 30 сумматоры (по модулю два) и элемент 31 стробиронация.55Вьгход тактового генератора 2 подключен к тактовому входу .первого сднигоного регистра 4 и к его инфорфрагмента записанной в многоканальном блоке 1 магнитной записи тестовой последовательности с соответствующим эталонным контрольным фрагментом, формируемым поэлементно исинхронно с воспроизводимой последовательностью псевдослучайных сигна"лов в процессе суммарного контроляошибок всех каналов. Одцовременныйконтроль ошибок каждого канала исуммарных ошибок и их индикация позволяют уменьшить погрешность результата допусконого контроля многоканальной аппаратуры магнитной записии сократить время контроля. 1 ил. мационному входу через формирователь 3 кода, а через последовательно соединенные первый инвертор 6 и первый делитель частоты 10 - к входу управления параллельным вводом информации буферного регистра 12 записи, включенного между выходами разрядов первого сдвигового регистра 4 и информационными входами многоканального блока 1 магнитной записи, вход синхросигнала записи которого подключен через второй инвертор 7 к выходу первого делителя 10 частоты, а выход синхросигнала воспроизведения - к первому входу фазового детектора 15 и к входу управления параллельным вводом информации первого буферного регистра 13 воспроизведения, входы разрядов которого подключены к информационным выходам воспроизведения многоканального блока 1 магнитной записи а ныходы разрядов - к входам разрядов второго сдвигоного регистра 5 и к входам разрядов второго буферного регистра 14 воспроизведения.Выход фазового детектора 15 через Фильтр 16 нижних частот соединен с входом управляемого напряжением генератора 17, выходом связанного стактовым входом второго сдвиговогорегистра 5, с входом второго делителя 11 частоты и с первым тактовым входом блока 19 суммарного выделения ошибок, а с его вторым тактовым входом и с тактовым входом триггера 18 - через третий инвертор 8.Выход старшего разряда второго делителя 11 частоты соединен с вторым входом фазового детектора 15 и через9285 6и второй сигнальный вход узла 27 пуска соединены с информационным входом блока 19, а выход второго сумматора ОО подключен к сигнальному входу элемента 31 стробиронания.Многоканальньп блок 1 магнитной 5 152четвертый инвертор 9 - с входом управления параллельным вводом информации второго буферного регистра 14 воспроизведения и с входом стробиронания блока 24 стробирования.Выход импульса переноса второгоделителя 11 частоты соединен с входомуправления параллельным вводом информации регистра 2 О ошибок и с управляющим входом второго сдниговогорегистра 5, выход которого соединенс информационным входом триггера 18,выходом связанного с информационнымвходом блока 19 суммарного выделения ошибок.Выходы разрядов второго буферногорегистра 14 воспроизведения соединены с первыми входами сумматоров (помодулю два) блока 22 сумматоров, причем второй вход пЕрвого из этих сумматоров и вторые входы остальных сумматоров блока 22 подключены соответственно к выходу первого сумматораОО блока 19 суммарного выделения ошибок и к выходам разрядов третьегосдвигоного регистра 28 этого блока,Выходы блока 22 сумматоров связаны с входами разрядов регистра 2 О ошибок, выходы которого соединены с сигнальными входами блока 24 стробирования, выходами подключенного к счетным входам счетчиков блока 25 счетчиковканальных ошибок, выходы разрядов которого соединены с соответствующими первыми группами входов коммутатора 26, вторая группа входовкоторого подключена к выходам разрядов счетчика 20 суммарных ошибок, а выходы коммутатора связаны с входами блока 21 индикации.В блоке 19 суммарного выделения ошибок первый тактовый вход соединен с входом синхронизации узла 27 пуска и с входом стробирования элемента О 1 стробиронания, выход которого, являющийся выходом блока 19, подключен к счетному входу счетчика 20 суммарных ошибок. Второй тактовый вход блока 19 соединен с тактовым входом третьего сдвигового регистра 28, информационный вход которогосвязан с выходом узла 27 пуска, а выходы двух соответствующих разрядов - с входами первого сумматора 29,Выход сумматора 29 подключен к первому сигнальному входу узла 27 пуска и к первому входу второго сумматора ОО, второй вход которого 10 15 20 25 30 35 40 45 50 55 записи содержит входную систему параллельной записи (например, числоканалов и, соответственно, дорожекзаписи равно восьми), осуществляющуювведение в информационый сигнал каждого канала специальных маркерон дляустранения перекоса при воспроизведении и помехоустойчивое канальноекодирование в соответствии с выбранным способом записи, Система воспроизведения блока 1 осуществляеткоррекцию и формирование сигналоввоспроизведения, синхросигнала,временное выравнивание строки, а также обнаружение и исправление ошибок.Информационные сигналы записи поступают на вход блока 1 в виде последовательности столбцов (в параллельном коле) с сопровождающим каждыйстолбец синхроимпульсом, В таком жевиде формируются сигналы воспроизведения на выходе блока 1, при этомчисло каналов воспроизведения равночислу каналов записи, т,е. восьми.Формирователь О кода формирует тестовый сигнал н виде псевдослучайнойпоследовательности символов и содержит (для 8-канальной системы) 11разрядный сдниговый регистр, выходы9-го и 11-го разрядов которого соединены через сумматор по модулю двас информационным входом регистра,при этом тактовый вход и выход этогорегистра являются соответственновходом и выходом формирователя, Регистры 4, 5, 12, 1 О, 14 и 23 - 8-разрядные, а регистр 28 - 11-раэрядньп(так как он должен соответствоватькодообразующему сдвигоному региструформирователя О кода). Делители 10и 11 частоты имеют коэффициент деления, соответствующий числу каналовблока 1, в данном примере равныйвосьми),Узел 27 пуска может быть выполнен,например, содержащим последовательно включенные кнопку (эти элементына структурной схеме не раскрыты ине обозначены), два триггера, выходвторого соединен с управляющим входом электронного коммутатора, выходи первый и второй входы которого яв 15292биются соответственно выходом первлч и вторым сигнальными входами узла 27 пуска. Выход кнопки соединен с установочнымвходом пЕрвого триггера, а таКтирующий вход второго триг 5 люгера является входом синхронизациизла 27 пуска, При наличии управлящего. сигнала на выходе второго тригера электронный коммутатор пропускат на выход узла 27 пуска сигнал сторого входа этого узла. При отжаой кнопке на информационный .входретьего сдвигового регистра 28 потупает выходной сигнал первого сум атора 29.(режим формирования контольной тестовой последовательности).Элемент 31 стробирования - элемент 1 с вторым инверсным входом (входомтробирования). Блок 21 может содер 20.ать цифровые индикаторы или можетыть выполнен на светодиодах, с иникацией ошибок соответственно в деятичном или в двоичном коде.Блок 24 стробирования состоит из 25осьми элементов .И, вторые входы коорых объединены и соединены с вхо ом стробирования этого блока.Блок 25 содержит восемь счетчиков канальных ошибок, а коммутатор 2 б п редставляет собой переключатель, коорый поочередно может подключать к ходам блока 21 индикации выходы раз 1 ядов счетчика 20 суммарных ошибок фли счетчиков блока 25 канальных ошиок,35Устройство работает следующим об 1 аз ом.Формирователь 3 кода формирует тестовый сигнал в виде псевдослучайгой последовательности символов, ко 40 орал последоЬательно вводится в перый сдвиговый регистр 4 с частотой ь"актового генератора 2 (например, с Частотой 8 МГц). Сигналы тактового генератора 2, управляемого напряже 45 нием генератора 17, а также синхросигналы записи и воспроизведения имент форму импульсного напряжения мегндрЗапись выходного сигнала формирояателя 3 кода в первый сдвиговый регистр 4 осуществляется по положительв 1 ому фронту импульсов тактового генегатора 2. По этому же фронту осуществляется сдвиг информации в кодообра эующем регистре формирователя 3 и Из-за задержки его срабатывания значтение нового бита на его выходе появляется после того, как уже произошла запись предыдущего бита в первый сдвиговый регистр 4.Через каждые восемь тактов выходного сигнала тактового генератора 2 на выходе первого делителя 10 частоты формируется положительный перепад напряжения, который осуществляет параллельную запись всех восьми разрядов первого сдвигового регистра 4 в буферный регистр 12 записи, с задержкой на полтакта после очередного сдвига информации в регистре 4. Та" ким образом в буферном регистре 12 записи формируется столбец записи, т,е. параллельный код (фрагмент) тестовой информации, который и записывается на носитель магнитной записи (не показан) в многоканальном блоке 1 магнитной записи соответственно по восьми дорожкам.Ввод столбца на запись осуществляется по синхроимпульсу записи с задержкой на полпериода относительно записи в буферный регистр 12 содержимого первого сдвигового регистра 4, Эту задержку обеспечивает второй инвертор 7. Частота следования синхроимпульсов записи составляет 1 ИГц.Структура каждого столбца записи представляет собой 8-разрядный фраг-мент псевдослучайной последовательности, а сигнал, записываемый на каждую дорожку носителя, также является псевдослучайным, но его закон кодообразования отличен от первичного тестового сигналаТаким образом, поле контрольных данных, записанных на носителе (магнитной ленте), педставляет собой размещение псевдослучайного сигнала как вдоль ленты (по строкам), так и поперек ее (по столбцам), что наиболее полно соответсвует реальным условиям работы многоканальной аппаратуры цифровой магнитной записи.Воспроизведенный столбец с помощью своего синхроимпульса воспроизведения (по его положительному Фронту) записывается в первый буферный регистр 13 воспроизведения а синхросигнал (последовательность синхроимпульсов) воспроизведения с частотой 1 ИГц поступает также на первый вход фазового детектора 15, который вместе с фильтром 1 Ь нижних частот, управляемым напряжением генератором 17 и вторым делителем 11 частоты об 9 152разуют,умножитель частоты с Фазовойавтоподстройкой, Частота сигнала навыходе генератора 17 составляет 8МГц и равна частоте тактового генератора 2, а частота сигнала на выходе делителя 11 частоты (на выходеего старшего разряда и на выходеимпульса переноса) составляет 1 МГц,Параллельная запись содержимогопервого буферного регистра 13 воспроизведения во второй сдвиговый регистр 5 производится с задержкой относительно положительных фронтов выходного сигнала второго делителя 11ча тоты и синхросигнала воспроизведения, превышающий величину Фазовогорассогласования между этими фронтами, и с привязкой к положительнымФронтам выходного высокочастотного(8 МГц) сигнала генератора 17. Задержка обеспечивается использованием импульса переноса второго делителя 11 частоты. Этот импульс имеетдлительность в полпериода входногосигнала делителя 11 и его спад (задний отрицательный Фронт) Формирует, япо положительному фронту входногоимпульса делителя. При коэффициентеделения, кратном двум, спад импульсапереноса совпадает с отрицательнымперепадом уровней выходного сигналапоследнего разряда делителя 11 и импульс переноса располагается посередине между положительными перепадамивыходного сигнала этого делителя.При этом параллельная запись ицформации во второй сдвиговый регистр производится с задержкой примерно наполпериода следования синхроимпульсов воспроизведения относительно ихположительншх Фронтов. Импульс переноса включает режим параллельного ввода информации в регистр 5 и перекрывает (примерцо на 20-30 нс) соответствующий положительный перепад уровней выходного сигнала управляемогонапряжением генератора 17, в моментпоявления которого на тактовом входе сдвигового регистра 5 и происходит запись в этот регистр,В отсутствие импульса переноса на управляющем входе второго сдвигового регистра 5,этот регистр работает в режиме последовательного сдвига по положительным фронтам выходного сигнала генератора 17, при этом из столбцов символов Формируется исходная9285 10 15 20 25 30 35 40 45 50 55 псевдослучайная последовательностьицформацииаВыходная информация второго сдвигового регистра 5 перезаписываетсячерез полтакта в триггер 18 проинвертированным в третьем инвер-:"ре 8 тактовым сигналом генератора 17, а затем поступает в блок 19 суммарноговыделения ошибок. В этом блоке производится поэлементное сравнение битоввоспроизведенной псевдослучайной последовательности с контрольной псевдослучайной последовательностью,формируемой третьим сдвпговым регистром 28 и первым сумматором 29. Сравнение осуществляется по модулю дваво втором сумматоре, выходной сигналкоторого стробирует я второй полуволной тактового сигнала ца элементе 31,с выхода которого на счетный входсчетчика 20 суммарных ошибок поступают импульсы ошибок,Перед началом контроля Формирователь контрольной псевдослучайной поледовательцости (регистр 28 и сумматор 29) необходимо ввести в синхроцизм с воспроизводимой последовательностью.Для выполнения этого ручным способом (оператором) с помощью узла 27пуска на информационный вход третьего сдвигового регистра 8 некотороевремя подается (эта связь показанапунктиром ца изображении элемента27 на структурной схеме) воспроизводимый сигнал (с выхода триггера18) до того момента, пока це перетанет формироваться лоток ошибок цавыходе блока 19 суммарного выделенияошибок, что происходит после полногозаполнения сдвигового регистра 28воспроизводимой информацией. Переключение входного информационногосигнала регистра 28 производится посередине между моментами сдвига информации в нем, После ввода блока19 в синхронизм счетчик 20 суммарныхошибок и счетчики канальных ошибокблока 25 обнуляются и устройство готово к режиму контроля ошибок.В середине интервала между моментами ввода воспроизведенной информации.в первый буферный регистр .13 воспроизведения его содержимое перезаписывается во второй буферный регистр14 воспроизведения, выходная информация которого, т.е. данный столбец поразрядно (поканально), сравнивается29285 12зваляет сразу определить канал с низкой достоверностью, без проведениядополнительных трудоемких циклов повторного контроля огиибок отдельныхганалов аппаратуры. 1 О 40 .нитной записи и с входом управления параллельным вводом информации бу 45 50 55 1115 ца моду:ю два и блоке 22 сумматоров с ссатнетствующнм кацтрольцым столбцам. Этот столбец к моменту формирования выходного импульса переноса второго делителя частоты 11 полностью формируется в третьем сдвиговом регистре 28 с учетом того, что первый бит этого столбца будет находится ца вьгходе сумматора 29, т,е, на информационном входе этого регистра. К этому моменту на вход управления паралггельцггм вводом информации регистра 23 ошибок поступает импульс перепаса с делителя 11, по переднему фронту которого выходные сигналы ошибок блока 22 сумматоров записываются в регистр 23.Формирование импульсов канальных сшибок осуществляется н блоке 24 страбираванием сигцалон ошибок второй полувалной выходного сигнала старшега разряда второго делителя 11 частоты, Импульсы канальных ошибок подсчитываются соответствующими счетчиками блока 25.После завершения процесса контроля ега результат (суммарная достоверность) апределяетсл пс счетчику 20 суммарных ошибок и индикатору 21, а достоверность записи-воспроизведения по отдельным каналам (дорожкам) производится паачередцым падклгочсцием коммутатора 2 б к входам блока 21 индикации выходов счетчиков канальных ошибок блока 25,Уменьшение погрешности допускавагс ксцтналя ошибок многоканальной аппаратуры магнитной запггси достигается в результате осуществления поразрядного (покапальногс) сравнениякаждого носпроизводимога столбцафрагмента записанной тестанаи последовательцасти с соотнетствуюгцимэталонным Йрагментом контрольнойпсендослучайцай последовательности,формируемой поэлемецтцо и синхроннас воспроизводимой последовательностьюв процессе суммарного (ошибок всехканалов) контроля ошибок,Одновременный контроль суммарнойи паканальной достоверности позволяет также сократить время контроля впроцессе выполнения настроечных, ремонтных или регламентных работ с аппаратурой магнитной записи, так какв случае получения неудовлетворительных результатов по суммарной достоьернасти предлагаемое устройство по 15 20 25 30 35 Формула изобретения Устройство контроля ошибок многоканальной аппаратуры магнитной записи, содержащее многоканальный блок магнитной записи, тактовый генератор, выходом соединенный с входом Аормирователя кодов, с тактовым входом первого сдвигового регистра и через первый инвертор с входом первого делителя частоты, буферный регистр записи, включенный между выходами разрядов первого сдвигонога регистра, инАормационным входом соединенного с выходом формирователя кодов, и информационными входами многоканального блока магнитной записи, вход синхрасигнала записи которого через второй инвертор связан с выходом первого делителя частоты, соединенного также с входам упранпения параллельным вводом информации буАерного регистра записи, буферный регистр воспроизведения, включенный между информационными выходами воспроизведения многокацальцага блока магнитной записи и входами разрядов второго сднигавога регистра, последовательно соединенные фазовый детектор, первый вход которого связац с выходом синхросигнала воспроизведения многоканального блока магАернога регистра воспроизведения,Аилътр нижних частот, управляемыйнапряжением генератор и второй делитель частоты, выход псследцега разрядакоторого соединен с вторым входом фазового детектора, а выход импульса переноса - с управляющим входам второгосдвигового регистра, тактовый вход которого связан с выходом управляемогонапряжением генератора и с тактовымвходом блока суммарного выделенияошибок, выходом соединенного с входом счетчика суммарных ошибок, иблок индикации, о т л и ч а ю щ е ес я тем, что, с целью уменьшения погрешности результата допускавогоконтроля ошибок многоканальной аппаратуры магнитной записи и сскраще13 152 Составитель А.Луканин Корректор С Черни Редактор Е.Копча Техред Л,Олийнык Заказ 7748/48 Тираж 558- - ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Мос.ква; - Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101. ния времени контроля, в него введены третий и четвертый инверторы,триггер, включенный между выходомвторого сдвигового регистра и информационным входом блока суммарноговыделения ошибок, второй тактовыйвход которого и тактовый вход триггера через третий инвертор подключены к выходу управляемого напряжением генератора, а также последовательно включенный второй буферныйрегистр воспроизведения, блок сумматоров, регистр ошибок, вход управления параллельным вводом информации которого связан с выходом импульса переноса второго делителя частоты,блок стробирования, вход стробирования которого, а также вход управления параллельным вводом информациивторого буферного регистра воспроизведения подключены через четвертыйинвертор к выходу последнего разряда второго делителя частоты, блоксчетчиков канальных ошибок и коммутатор, выходами соединенный с входамиблока индикации, а второй группойвходов - с выходами разрядов счетчи 9285 14,ка суммарных ошибок, при этом блок.суммарного выделения ошибок содержит третий сдвиговый регистр, информационным входом подключенный к выходу узла пуска, тактовым входом - квторому тактовому входу блока суммарного выделения ошибок, а выходамидвух соответствующих разрядов - квходам первого сумматора. выход которого соединен с первыми входами узлапуска и второго сумматора, второйвход которого связан с вторым входомузла пуска и с информационным входом,блока суммарного выделения ошибок, авыход - с сигнальным входом элементастробирования,вход стробированиякоторого соединен с входом синхронизации узла пуска и с первым тактовым входом бло ка суммарного выделения ошибок, выходом которого является выход элемента стробирования, причем вторыевходы сумматоров блока сумматоровсоединены соответственно с выходом 25 первого сумматора блока выделениясуммарных ошибок и с выходами разрядов третьего сдвигового регистра.