Устройство для контроля отношения шум-сигнал

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А 15188 В 3/46 50 4 АНИЕ ИЗОБРЕТЕНИ твен СССР980.СР83.ОТНОШЕлектро пд ение рж и00 ОО СУДАРСТВЕННЫЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТНРЦ 7 ИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯНИЯ ШУМ/СИГНАП(57) Изобретение относится ксвязи. Цель изобретения - поточности контроля в условияхнизованных помех. Устр-во соусилитель 1, квадраторы 2 и теграторы 4 и 5, АЦП б и 7, блок 8синхронизации и вычислитель 9, Аддитивная смесь сигнала и шума поступает через усилитель 1 и квадратор 2на интегратор 4 и на квадратор 3. Сквадратора 3 сигнал поступает на интегратор 5. Сигналы с интеграторов 4и 5 оцифровываются в АЦП 6 и 7 и поступают в вычислитель 9, Здесь обрабатываются поступившие на вход числа и запоминаются два разряда признаков. Первый из них говорит об отсутствии шума, а второй - об отсутствиисигналаЦель достигается введениемусилителя 1, АЦП 6 и 7, блока 8 синхронизации и вычислителя 9. Устр-вопо п. 2 ф-лы отличается выполнениемвычислителя 9. 1 з .и .ф-лы, 3 ил .Изобретение относится к электросвязи и может быть использовано для контро.тя состояния каналов связи.Цель изобретения - повышение точ 5 цости контроля в условиях организованных помех.На фиг. 1 представлена структурная электрическая схема устройства цля контроля отношения шуй/сигнал цд Фиг. 2 - представлена структурная электрическая схема вычислителя, на Фпг. 3 представлены временные диаграммы, поясняющие работу устройства,Устройство для контроля отношения шум/сигнал содержит усилитель 1, первый 2 и второй 3 кнадраторы, первый 4, второй 5 интеграторы, первый 6 и второй аналого-цифровые преобразователи ( ЛЦП), блок 8 синхронизации и вычислитель 9.Вычислитель 9 образуют блок 10 управления, блок 11 умножения, блок 12 сложения, блок 13 деления, блок 14 и"влечения квадратного корня мульт плсксоры 15-1 9, регистры 20 и 21, блок 22 регистров, триггеры 23 и 24 и сднцгдтель 25 .Нд Фиг, 3 приведены эпюры сле;.;Укяп х цдгряженй (сигналов);30С - сигнал, поступающий с первого выхода блока 8 на первые управляющие входы интеграторов 4 и 5. Во время единичного значения этого сигнала интеграторы 4 и 5 интегрируют поступающие на их информациоццые входы сигналы;.Г - сигнал гашения, поступающий с второго выхода блока 8 на вторые управляющие нходы интеграторов 4 и 40 5. Во время единичного значения этого сш нала производится обнуление интеграторов 4 и 5;Гз - сигнал пуска, поступающий с третьего выхода блока 8 на управляю щпе входы АЦП 6 и 7,и третий вход иц нслштеля 9 (перный вход блока 10), По этому сигналу запускается АЦП 6 и 7 ц вычислитель 9, т,е. во время его действия, сигцдлы, поступающие ца ин-,. формационные входы АЦП 6 и 7, оцифро. вындютсл и запоминаются на внутренних регистрах АЦП 6 и 7 до следующего единичного значения этого сигнала. С окончанием этого сигнала начинает- . ся каждый следующий цикл вычисления,1.ф кодировацныи сигнал посту пающцй с первого выхода блока 10 управления ца соотнетстнующие входы мультиплексоров 15 и 16. По этомусигналу при коде а мультиплексоры 15 и 16 пропускают на свои выходы сигналы, поступающие на одни входыа при коде Ъ - сигналы, поступающиена другие входы, О - сигнал, поступающий с восьмого выхода блока 1 О на четвертый вход блока 11 умножения. Во времяндеиствия этого сигнала происходитумножение чисел, поступающих на первый и второй входы блока 11,Ц - сигнал, поступаюший с пятого выхода блока 1 О на второй вход первого регистра 20. По этому сигналу регистр 20 запоминает результат умножения, поступающий на первый вход регистра 20 с выхода блока 11,- кодированный сигнал, поступающий с шестого выхода блока 10 на вторые входы третьего и пятого мультиплексоры 17, 18, По этому сигналу по коду а мультиплексоры 17 и 18 пропускают на свои выходы сигналы, поступающие на одни входы, а по коду Ъ - сигналы, поступающие на другие входы,Ця - сигнал, поступающий с третьего;выхода блока 10 на первыц входвторого триггера 24, второй вход блока 13 деления. По этому сигналу производится запоМинание числа, поступающего с выхода блока 1 2 ( в триггере 24 - знака, а н блоке 13 - значащих разрядов),Г - сигнал, поступающий с девятого выхода блока 10 нд третий входблока 14. Во время действия этогосигнала производится прием числа изблока 13 и извлечение квадратногокорня из него,Б - сигнал, поступающий с четвертого выхода блока 10 на второй входпервого триггера 23, По этому сигналузапоминается знак числа, поступающиис первого выхода блока 12 ца первыйвход триггера 23, Б - сигнал, поступающий с второго выхода блока 1 0 на второй вход второго регистра 21. По этому сигналу производится запоминание результата, вычислений, производимых н данном цикле Т,вычислений.Устройство работает следующим образом.На.вход устройстна поступает аддитивная смесь сигнала и шума. В усилителе 1 она ограничивается по поло 5 15 се и усиливается до величины, достаточной для нормальной работы квадратора 2.Сигнал ца входе квадратора 2 можно записать в видеА = А, сов(ят +ц) +, (1)где А, - огибающая;И - частота,О - фаза полезного сигнала фшум,Предполагается, что полезный сигнал - сигнал с угловой модуляцией(манипуляцией) поэтому егибающая егоА, имеет постоянное значение. Шумнормальный, гауссов с нулевым математическим ожиданием и дисперсией (УНормализации его способствует полосовой фильтр, имеющийся в усилителе 1.После квадратора 2 сигнал пропорционален2 2А = А, соя (сдТ +СР) +18892 6 коплеция в интеграторах 4 и 5 за вре-. мя действия сигнала Б (Фиг.За), ца выходе интеграторов 4 и 5 Формируются сигналы: А - А, +б (4)а-4 3 4 2 10 А = - А + ЗАО+ Зо .(5)Эти сигналы оцифровываются АЦП 6 и 7 за время действия сигнала У3 (Фиг.Зв) и в оцифрованном виде поступают соответственно ца первый и 15 второй входы вычислителя 9. Вычислитель 9 обрабатывает поступающие на его первый и второй входы числа, соответствующие сигналам А, А по алго ритму, который вытекает из решения системы уравнений (4) и (5)аА, = - (39 ) - А), (6) 25 Подставляя значения Л из (6) по 1) лучецпое из решения уравнений (4) и (5), в соотношение (4), получают 261 . (7)= А,соя (гдс+СР)+4 А,соя(сдс+СР)+ А соя (сгс+4+4 А, соя (яс+сР)+, (3 При идентичности квадраторов 2 и 3 коэФФициенты пропорциональности в окончательном выражении сокращаются. Кроме того,при построении квадраторов 2 и 3 на выходе каждого из них можно использовать нормализующий усилитель с тем, чтобы коэффициент пропорциональности выходного сигнала квадрату входного был равен единице. Поэтому в дальнейшем изложении этот коэффициент полагается равным единице.После квадраторов 2, и 3 сигналы А, А поступают на информационные входы соответственно интеграторов 4 и 5. Величина сигнала на выходе интегратора зависит от времени интегрирования, однако в данном случае оно одно и тоже для обоих интеграторов 4 и 5 (задается блоком 8). В окончательный алгоритм входит только отношение сигналов с выхода интеграторов 4 и 5, поэтому время интегрирования можно положить равным единице. В этом случае, в результате усреднения, реализуемого за счет на Соотношенритм вычислешума (Д )( - А ).1 ие (7 определяет алгонця отношения мощности к мощности сигнала 5 Особенностью дацявляется то, что резужец быть положительншений (4) и (5) дае0 15 (А)А юго алгоритмальтат всегда дол м. Анализ соотно чтз этого следует, что знаменаподкоренцого выражения (7) всегда положитепен. Однако, поскольку обрабатываются случайный процесс реальным вычислителем (с конечной точностью), возможны следующие ситуации:если А = О, т0еслибы "- О, ты А 39) 3А2 Эти ситуации учтены в алгоритме работы вьчислителя 9, в котором учтено и то, что усилитель 1 цормализи рует уровень входного сигнала на каком-то определенном уровне, для АЦП 6 и 7 этот уровень может быть единицей (или приближаться к ггй). В этомслучае числитель подкоренного выражения соотношения О), является величиной нормализованной, что упрощает построение блока 13 деления, Работа вычислителя сводится к последовательности выполнения следующих опердцийЬ, =А хА = (А)Ьг = 3 хЬт 3 (Аг)Ь = Ьг - А3 (А ) - Азнак запоминается в триггере 24,1, -г гЬ 2 Ъг = 1,5 (А ) 15 Ь = Ь - 1 3 знак Тзапоминается в т ктовые импульсы а блока 8 синхро на второй вход б (четвертый вход ый или непосредс ггере четве ого осту- правеля 9) или зациика 1 О птп ени ото ычисл енн осле преобразования их в после вдтельнос правляющих тактовых импульсов передает их на третьи в ды блоков 11, 13 и 14. Сигнал, по 35 ступающий с третьегр выхода блока 8 (П , фиг, Зв) на первый вхрд блока 10 (третий вход вычислителя 9) является пусковым для блока 1 О, По Окончании этОГО сиГнала р блОк .1 0 40 формирует кодовый сигнал 7,т (Фиг.Зг) по коду а ко горого мультиплексоры 15 и 16 пропускают оцифрованное значениена первый и второй входы блока 11 умножения, Результат которого 45 Ь = (7 ) по сигналу 1 (фиг.Зе) запоминдется в регистре 20, а по коду Ь это число через мультиплексор 16 поступает на второй вход блока 11, на тервьп Вход котороГО по этому же ко 0 ду Ь мультиплексор 15 пропускает число "3" записанное в блоке 22 регистров. В этом блоке записано два числа, это число "3", которое подается на второй вход мультиплексора 15, и число 1 , которое в инверсном коде11 тт 55 подается нд первый вход мультиплексора 17. Результат второго умножения (Ь3 х (А ) запоминается в регист 2(7) без учетаитуаций, опре (9) и (10) ормул ичных озможных ленных с о отношениям ри отсут о може ствии сигнала или шума привести к неверным ре скольку на блок 13 дел типлекаор 19 выдаются ка, поэтому при малых числах результат вычис ультатам муль -з эна ль ных трицат ений б ре 20 по сигналу П (ФиГ.Зе) и со сдвигом вправо на оцип разряд передается на первый вход блока 13, беэ сдвига на - первый вход мультиплексора 18, на третий, вход мультиплексора 17 поступает оцифрованное значение А в инверсном коде с второго входа вычислителя 9 (выхода АЦП 7) . По кодовому сигналу тг фиг.ЗЖ) при коде а эти числа через мультиплексоры 18 и 17 поступают соответственно на входы блока 12 сложения. Результат сложения Ьэ по сигналу тт, (фиг.Зэ) запоминается в триггере 24 и блоке 13 . В триггере 24 запоминается знак результата, а в блоке 1 3 - значащие разряды, поступающие на его первый вход. Одновременно в блоке 1 3 запоминается число Ь, поступающего нд его тервтт;ттт вход с регистра 20 через сдвттгтттель 25. После запоминания этих чисел блок13 производит деление этих чисел. Пля блока 13 запускаютттит является сигнал Па (Фиг. Зз). Результат деления ь передается на блок 4 извлечения квадратного корня, для которого запускаютчим сигналом является 0, (фттг., Зтт) . . Результат извлечения корня Ь содержит целую и дробную части. Разряды дробной части подаются на первый вход второго мультиплексора 19, а целой части. - на второй вход пятого мультиплексора8. 1 а первый вход третьет о мультиплексора 7 с первого выхода блока 22 регистров подается 1" в инверсном коде. По сигналу П (фиг,Зж), по коду Ь, эти числа подаютсясоответственно нд входы блока 12 сложения, Результат сложения поступает на первый триггер 23знаковый разряд, который запоминаетсяпо сигналу П, фиг, ЗК) и четвертый вход второго мультиплексора 9 (значащие разряды), На первом и втором входах мультиплексора 9 находится число, соответствующее отношению мощности шума т к мощностипротивоположен истинному состоянию канала, из-эа представления отрицательных чисел в дополнительном коде . Для выявления этих ситуаций используются триггеры 23 и 24. При отсутст 5 вии сигнала выполняется соотношение (9), в этом случае ( при любом значении чисел на входах мультиплексора 19) триггер 24 заставляет мультиплексор 19 выдать во всех разрядах результата единицы, которые запоминаются в регистре 21. Кроме разрядов результата, в регистре 21 запоминаются еще два разряда признаков. Первый иэ них говорит об отсутствии шума (б = О), а второй об отсутстгвии сигнала 9 = О). При отсутстг1вии сигнала триггер 24 заставляет мультиплексор 19 установить первый разряд признаков в нулевое, а второй - в единичное состояния, При отсутствии шума ( триггер 23 - в единичном состоянии, триггер 24 - в нулевом) мультиплексор 19 выдает 25 все нули в разрядах результата, Разряды признаков устанавливаются: первый в единичное, а второй - в нулевое состояние, При отсутствии особенностей (оба триггера 23 и 24 в нулевом состоянии) мультиплексор 13 пропускает результаты расчета по формуле (7) без изменения, т.е, содержание разрядов ца соответствуюших входах мультиплексора 19 передаются на его выход без изменения, а в разрядах признаков записываются нули. 35 Формула изобретения 1, Устройство для контроля отноше 40 ния шум/сигнал, содержащее последовательно соединенные первый квадратор и первый интегратор, последовательно соединенные второй квадратор45 и второй интегратор, о т л и ч а ю - щ е е с я тем, что, с целью повышения точности контроля в условиях организованных помех, введены вычислитель, усилитель, выход которого подключен к входу первого квадратора, выход которого подключен к входу второго квадратора, первый аналого-цифровой преобразователь, включенный между выходом первого интегратора и первым входом вычислителя, второй ,аналого-цифровой преобразователь,включенный между выходом второго интегратора и вторым входом нычислителя, блок синхронизации, первый и второй выходыкоторого соединены соответственно спервым и вторым управляющими входамипервого и второго интеграторов, третий выход подключен к управляющим входам первого и второго аналого-цифровых преобразователей и к третьему входу вычислителя, а четнертый выход блока синхронизации подключен к четвертому входу вычислителя.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что вычислительсодержит последовательно соединенные блох управления, первый мультиплексор, блок умножения, первый регистр,сдвигатель, блок деления, блок извлечения квадратного корня, второй,мультиплексор и второй регистр, другой вход которого соединен с вторым выходом блока управления, последовательно соединенные блок регистров, третий мультиплексор, блок сложения и первый триггер, выход которого подключен к второму входу второго муль типлексора, четвертый мультиплексор, выход которого подключен к второму входу блока умножения, пятый мультиплексор, включенный между выходом первого регистра и другим входом блока сложения, второй триггер, включенный между третьими выходами блока управления и второго мультиплексора, при этом четвертый выход блока управления подключен к второму входу первого триггера, первый вход которого соединен с вторыМ входом второго триггера, третий выход блока управления подключен к второму входу блока деления, третий вход которого соединен с нтоРым выходом блока сложения и четвертым входом второго мультиплексора, пятый выход блока упранления подключен к другому входу первого регистра, выход которого подключен к первому входу четвертого мультиплексора, второй вход которого соединен с первым выходом блока управления, шестой выход которого подключен к вторым входам третьего мультиплексора, и пятого мультиплексора, третий вход которого соединен с вторым выходом блока извлечения квадратного коРня, второй выход блока регистров подключен к второму входу первого мультиплексора, седьмой выход блока управления подключен к третьему входу блока уь"ножения, четвертый вход которого соединен с носьмым выходом1518892 12 Фиг.г блока управления, к четвертому входублока деления, к второму входу блока извлечения квадратного корня,третий вход которого соединен с девятым выходом блока управления, первыйи второй вход которого являются соответственно третьим и четвертым входами вычислителя, первым входом которого является третий вход первого мультиплексора, соединенный с тре"тьим входом четвертого мультиплексора, а третий вход третьего мультиплексора является вторым входом вычислителя, выходом которого являетсявыход второго регистра,151,8892 Составитель А. Сеселкннактор Л. Пчолинская Техред Л.Сердокова Корректор О.Кравцова 1 нроизводственно-издательский комбинат Патент , г. Ужгород, ул. Гага ЗаказВНИИПИ 12/57 Тиросударственного комитета113035, Москва,о 3 зобретени Раушская Подписное и открытия аб., д, 4/5