Устройство для контроля электрических параметров цифровых узлов

Союз СоветскихСоцналмстмческнхРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 907556601 Р 31/28 па делам изобретений и вткрытийДата опубликования описания 25,02.82(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ ЦИФРОВЫХ УЗЛОВИзобретение относится к вычислительной и контрольно-измерительной техникеи может быть использовано при разработке автоматизированных систем контроляцифровых узлов различной радиоэлектронной аппаратуры,Известна система контроля цифровыхузлов АТ -960, содержащая управляющую вычислительную машину, соединеннуюс устройством ввода-вывода и через устройство управления с устройством функ 1 Оциональной проверки, подключенным к объекту контроля, а также коммутаторыблоки измерителей, источники питания иблоки управления, причем устройство15функциональной проверки содержит блокисогласования, состоящие из регистра установок, компараторов и ключей.Однако эта система характеризуетсяповышенной сложностью и обладает ограниченным быстродействием ( 1 ,Наиболее близкой по технической сущ"ности к изобретению является системадля контроля электрических параметров цифровых узлов, содержащая вычислитель, блок ввода-вывода, блок сопряжения, блоки согласования, блок управления, цифроаналоговые преобразователи, блоки памяти, элементы И, компараторы, регистры установок и коммутаторы 2 .Недостатком известной системы являются ограниченные функциональные возможности, обусловленные тем, что в этой системе для организации диагностики неисправностей цифровых узлов (поиск отказавших элементов узлов с заданной глубиной поиска) необходимо составлять проверочные тесты, диагностируюшие неисправность, которые требуют дополнительного объема памяти на несколько порядков большего, чем объем памяти, необходимых для хранения проверочных тестов, обнаруживающих неисправность на выходах цифровых узлов, что делает диагностику неисправностей невозможной. Кроме того, известная система не позволяет задавать на входы многоуровневых цифровых узлов стимулирующие сиг007556 йЫф 4 О Ф УАафю 1 Х юг риУерк Х 1 Хг хЗ Составитель В, Дворкин Редактор В. Лазаренко Техред А,БабинецКорН. Швыдк Зака ОЮгЮЮжгайго/ырра 1 б УАаажыгооогЮюуа2/58 Тираж 732 Подписи ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д.цтиал ППП Патент, г. Ужгород, ул. Проектная,Йраа,муаюерьугу оиы орограючироФаьыд 4/7 4 ЦФРйю юрогоаютрюоафия диет 1 Ф3 9075 палы (либо сигналы реакций), которые имеют вид непрерывных ступенчатых функпий сложной формы с временем переключения программируемых уровней, не превышающим 10-20 нс, так как выходом системы является выход цифро-ана лового преобразователя, при программировании которого нарушается непрерывность формируемых им сигналов и который имеет ограниченное быстродействие. 10Цель изобретения - расширение функ-, циональных возможностей устройства.1Поставленная цель достигается тем, что в устройство для контроля электрических параметров цифровых узлов, со держащее блоки согласования по числу контролируемых параметров, блок программируемых источников питания, выход которого соединен с первыми входами блоков согласования, блок управления, сое- щ диненный первым входом и выходом соответственно с выходом и входом блока сопряжения, а вторым и третьим выходами соответственно с управляющими входами блока программируемых источников питания и блока измерителей, информационный выход которого подключен ко второму входу блока управления, вычислитель и блок ввода-вывода, соединенные входами и выходами с соответствующими выходами и входами блоками сопряжения, второй вход каждого блока согласования соединен с четвертым выходом блока управпения, первые выходы и третьи входы блоков согласования соединены с соответ 35 ствующими выходами и входами устройства, причем каждый блок согласования содержит регистр уставок, подключенный первым и вторым входами соответственно к первым входам коммутатора и компара 40 тора, второй вход которого подключен к первому выходу коммутатора, второй и третий входы которого соединены соответственно с первым и третьим входами блока согласования, а второй выход - с45 первым выходом блока согласования, первый вход регистра установок соединен с первым входом блока согласования, второй вход которого соединен со вторым входом регистра уставок, с первыми входами первых элементов И и третьим вхо50 дом компаратора выход которого соединен со вторым выходом блока согласования, третий выход регистра уставок соединен со вторыми входами первых элементов И, выходы которых соединены со, входами блока памяти, выход первого цифро-аналового преобразователя соединен с четвертым входом компаратора,56введены блок диагностики и блок анализа, а в каждый блок согласования введены аналоговый ключ, второй цифро-аналоговый преобразователь, счетный триггер, второй элемент И и элемент ИЛИ, причем четвертый выходблока управпения соединен с первыми входами блока ана- . лиза н блока диагностики, первый, второй выходы и второй вход которого соединены соответственно с четвертыми, пятыми и третьими выходами блоков согласования, вход прерываний вычислителя соединен с выходом блока анализа, второй вход которого соединен с третьим выходом б .ока диагностики, четвертые н вторые выходы блоков согласования соединены соответственно с входом блока измерителей и с третьим входом блока управления а в каждом блоке согласова ния четвертый вход соединен с третьими инверсными входами первых элементов И и с первым входом второго элемента И, второй вход которого соединен с пятым входом блока согласования, а выход - с первым входом элемента ИЛИ, выход блока памяти соединен со вторым входом элемента ИЛИ, выход которого соединен с управляющим входом аналогового юпоча четвертый выход регистра уставок соединен со входом первого цифро-аналогового преобразователя, выход которого соединен с первым информационным входом аналогового ключа, пятый выход регистра уставох соединен со входом второго цифро-аналогового преобразователя, вьвод которого соединен с пятым входом ком паратора и со вторым информацйонним входом аналогового ключа соединенного выходом с четвертым вхоиом коммутатора, первый и третий выходы которого соединены соответственно с третьим и четвертым выходами блока согласоваяия а также тем, что блок диагностики содержит регистры адресов входов и выходов, дешифратор канала, триггер и мультиплексор, причем входы регистров адресов входов и выходов соединены с первым входом блока диагностики и входом триггера состояния, выход которого соединен со вторым входом блока диагностики, выход регистра адреса входов со. динен со входом дешифратора канала, выход которого соединен с первым выходом блока диагностики, вьщод регистра адреса. выходов соединен с первым управляющим входом мультиплексора, второй информационный вход которого соединен со вторым йходом блока диагностики, а выход в .с третьим выходом бло5 9075 ка диагностики, и тем, что блок анализа содержит элемент сравнения, регистр сигнатуры неисправного контакта, регистр диагностических сигнатур и сигчатурный анализатор, первый вход которого соединен со вторым входом блока анализа, первый выход - с первыми входами регистра сигнатуры неисправного контакта и регистра диагностических сигнатур, выходы которых соединены соответствен но с первым и вторым входами элемента сравнения, выход которого соединен с выходом блока анализа, первый вход которого соединен со вторыми входами сигнатурного анализатора, регистра сиг натуры неисправного контакта и регистра диагностических сигнатур.На фиг. 1 приведена блок-схема устройства для контроля электрических параметров цифровых узлов; на фиг, 2 - вре менная диаграмма работы устройства в режиме формирования стимулирующих сигналов (либо сигналов реакции контролируемого объекта) в виде ступенчатых функций сложной формы с временем пере ключения программируемых уровней, не превышающим 10-20 нс; на фиг. 3 - логическая схема цифрового узла.Устройство содержит вычислитель 1, блок.2 сопряжения, блок 3 ввода-вывода, з 0 блок 4 управления, блок 5 измерителей, блок 6 программируемых источников питания, блок 7 диагностики, блок 8 анализа и блоки 9 согласования, регистр 10 уставок, первые элементы И 11, компаратор 12, коммутатор 13, первый 14 и второй 15 цифро-аналоговые преобразователи, аналоговый ключ 16, объект 17 контроля, регистр 18 адреса входов, регистр 19 адреса выходов, триггер 20, второй элемент И 21, элемент ИЛИ 22, счетный триггер 23, блок 24 памяти, дешифратор 25 канала, мультиплексор 26, сигнатурный анализатор 27, регистр 28 сигнатуры неисправного контакта, регистр 45 29 диагностических сигнатур, элемент130 сравнения. Логическая схема цифрового узла (фиг, 3) содержит, например, элементы 31-41 и имеющего восемь входов Х 1 Х 8 и два выхода У 1, У 2. На выходе элемента 35 данной схемы имеется неисправность типа конституэнта 1, авыходы элементов 37 и 39 закорочены55 в точке А, образуя искусственную схему монтажное ИЛИ,Устройство. работает следующим образом. 56 6Работа устройства осуществляется вдвух режимах. В первом режиме осуществляется проверка объекта 17 контроля направильность функционирования по методу"Годен"/"Негоден", при этом применяютсяпроверочные тесты, обнаруживающие неисправность на выходных контактах ооъекта контроля, Во втором режиме осуществляется автоматический поиск множествтрасс неисправностей от неисправных выходных контактов объекта контроля квходным контактам, при этом используется программа проверки, в которой применяются те же тестовые наборы, что и впрограмме проверки первого этапа, Приэтом обнаруживают неисправности типазамыкание логических цепей с корпусом(конституэнта Оф), обрыв логическихцепей или замыкание с шиной питания(конституэнта "1 ") и замыкание логических цепей между собой,В первом режиме по команде оператора осуществляется автоматический поискпрограммы проверки объекта 17 контроля,подключенного к устройству. Программапроверки выбранного объекта 17 контроля, хранящаяся на внешнем носителе, вводится в вычислитель 1 через блок 3 ввода-вывода и блок 2 сопряжения. Послеэтого по команде оператора вьиислитель1 (в соответствии с введенной в негопрограммой контроля) осуществляет программирование блока 5 измерителей, приэтом вычислитель 1 выдает команды управления, которые через блок 2 сопряжения и блок 4 управления поступают вблок 5 измерителей, входы которого (всоответствии с командами управления)подключаются к выходам соответствующих коммутаторов 13, выбранных программно вычислителем 1 из множестваблоков 9 согласования. С помощью вычислителя 1 осуществляется перебор ипоследовательное подключение входов ивыходов объекта 1 контроля к измерителю входных токов в блоке 5, коммутациявходных, выходных и питающих цепей приконтроле токов потребления. Вычислитель1 организует с помощью блока 5 .измерителей цикл измерения токов потребления н сравнение их с заранее заданнойвеличиной. При несовпадении измеряемойи заданной величины тока блок 5 измерителей вырабатывает сигнал "Негоден,1который поступает через блок 4 управления в вычислитель 1, а из него на блок3 вывода и далее на регистрацию, Есливсе измеряемые токи в норме, то разрешается дальнейшее прохождение командпрограммы. Далее вычислитель 1 осуществляет программирование блоков 9 согласования и блока 6, Программирование блоков 9 согласования осуществляется следующим образом: вычислитель 1 5 через блок 2 сопряжения и блок 4 управления по информационной магистрали выдает коды управления, которые фиксирует регистр 10 уставок, определяя состояние элементов блоков 9 согласования, а именно, коммутатора 13, компаратора 12, двух цифро-аналоговых преобразователей 14 и 15, которые преобразуют коды, поступающие с регистра 10 уставок в аналоговые уровни. Для двухуровневых цифровых узлов программирование преобразователей 14 и 15 вычислитель 1 осуществляет один раз перед началом проверки объекта 17 контроля, при этом аналоговые уровни преобразователей 14 2 о и 15 устанавливаются равными соответственно уровням логической "1и 0" для данного объекта 17 контроля и не изленяются до конца проверки, Для многоуровневых цифровых узлов, стимулирую щие сигналы (либо сигналы реакций) которых должны быть заданы в виде непрерывных ступенчатых функций сложной формы (фиг. 2), программирование преобразователей 14 и 15 во время проверки ЗО объекта контроля происходит несколько раз в зависимости от формы требуемой ступенчатой функции, В зависимости от управляющих сигналов, поступающих с регистра 10 уставок, коммутатор 13 подключает к объекту 1 7 контроля либо сигнальный вход компаратора 12, либо 1 выход аналоговог о ключа 1 6. Соответственно данный блок согласования в дальнейшем (до перепрограммирования) осуществляет,пибо контроль сигнала, либо его генерирование. После этого вычислитель 1 через блок 2 сопряжения и блок 4 управления и через элементы И 11 соответствующих блоков 9 согласования, выбираемых пз их множества для данной проверки, осуществляет последовательную запись информации, соответствующей испытательной программе контроля, в блох 24 памяти всех выбранных блоков 9 согласования. Блок 24 памяти представляет собой, например, ОЗУ с произвольной выборкой, Вследствие того, что выход блока 24 памяти соединен со входом счетного триггера 23, информация в55 ячейки блока 24 памяти записывается в виде знакоперемен, т.е. в ячейки памяти с адресами, соответствующими номерам тестовых наборов, на которых должно 1(роизойти изменение состояния, записываются единицы, остальные ячейки находятся в нулевом состоянии. Для двухуровневых цифровых узлов 17 изменение состояния это переход из состояния 1 в "0" или 0" в 1, а для многоуровневых узлов со ступенчатой формой входных (выходных) сигналов это переход на новый уровень (фиг, 2). Программирование и подключение источников блока 6 к соответствующим контактам объекта 17 контроля происходит в следующем порядке. Вычислитель 1 выдает команды управления, которые через блок 2 сопряжения и б-ок 4 управления поступают на информационный вход блоха 6, где в соответствии с этими командами осуществляется подключение входов коммутаторов 13, соответствующих блоков 9 согласования к шинам питания блока 6, потенциал на которых также программируется по командам от вычислителя 1. После этого на первые входы регистров 10 уставок выбранных блоков 9 согдасования поступает от вычислителя 1 команда, которая формирует на первых выходах регистра 10 уставок потенциалы, поступающие на первые входы коммутаторов 13 и разрешающие подачу питания на входы объекта 17 контроля,Проверка объекта 17 контроля осуществляется путем циклического формирования стимулирующих воздействий и оценки его реакций. В течение каждого цикла контроля вычислитель 1 через блок 2 сопряжения, бл 4 управления и элементы И 11 подае параллельно на все блоки 24 памяти выбранных блоков 9 согласования управляющие команды (адреса), в результате чего коды знакоперемен, записанные в определенном поле блока 24 памяти, поступают на вход счетного триггера 23. Счетный триггер 23 преобразует последовательность знакоперемен в реальный тестовый сигнал, который через схему ИЛИ 22 поступает на управляющий вход аналового ключа 16 (фпг. 2), В зависимости от входного сигнала (логического 0" или логичес- кой "1") на управляющем входеаналогового ключа 16 он пропускает на выход или аналоговый уровень от преобразователя 14, или аналоговый уровень от преобразователя 15.Зти уровни с выхода аналоговогоключа 16 через коммутатор 13 поступают на входы объекта 1 7 контроля. Фронты уровпей сигналов, поступающих на входы объекта 17 к 1 ггр .пя, иределяктся бьн;родействием аналогового ключа 16 и ири использовании для его изготовления современной элементной базы имеют величгпгупорядка 10-20 нс. Ранее запрограммированные блоки 9 согласования, осушествляют контроль реакций, Уровни с преобразователей 14 и 15 сравниваютсяпосредством компараторов 1 2 с сигналом реакции, поступающим через коммутатор 13 с объекта 17 контроля. Результат сравнения поступает с выходовкомпараторов 12 выбранных блоков 9согласования на вход блока 4 управления, При наличии хотя бы в одном из 15выбранных блоков согласования несовпадения требуемой реакции с реальным выходным сигналом блок 4 управления останавливает программу проверки, определяет номера неисправных контактов и выдает данные о них через блок 2 сопряжения в вычислитель 1, который по меренеобходимости выдает эти данные наблок 3 вывода для регистрации. Если наследующем цикле проверки необходимо 25перейти на новый уровень по входу иливыходу объекта 17 контроля для цифровыхузлов со ступенчатой формой входных(выходных) сигналов, то вычислитель 1перепрограммирует информационный преобразователь, который в данный моментотключен от входов объекта 17 контроляили который не использовался в предыдущем цикле для задания требуемой реакции (фиг. 2). После этого вычислитель 1организует следующий цикл проверки. Аналогично осугцествляются последующие Йциклов контроля,В результате проверки объекта 17 контроля в первом режиме определяются номера неисправных контактов как на каждом тестовом наборе, так и на всем множестве Й тестовых наборов, Информация о номерах неисправных выходных контактов записывается в определенную зону оперативной памяти вычислителя 1 и в дальнейшем используется (как исходные данные) в программе проверки второго режима. В этой же зоне оперативной памяти вычислителя 1 находится информация о группах входных контактов, имеющих логическу 1 о связь с выходными контактами, которая заносится в эту область . блоком 3 с внешнего носителя в момент55 ввода программ проверки данного объекта 17 контроля. Множество Явходных контактов, имеющих логическую связь с ым выходным контактом, зависит от дерева логического графа объекта контроля, а множество М групп 3, определяется количеством выходных контактов ОК. Таким образом, в результате проверки объекта контроля в первом режиме определяется подмножество Р групп Й из полного множества М групп, Подмножество Р определяетск количеством неисправны; выходных контактов.Во втором режиме, если есть хотя быодин неисправный контакт (результат проверки объекта контроля на первом этапе - "Негоден" ), по команде от вычислителя 1 запускается программа поиска трасс неисправностей. Вычислитель 1 выдает адрес 1 -го неисправного контакта из подмножества Р, который поступает по информационной магистрали в блок 7 диагностики на вход регистра 1 9 адреса выходов, с выхода которого код адреса поступает на управляюший вход мультиплексора 26, который подключает выбранный-ый выходной контакт объекта контроля ко входу сигнатурного анализатора.Далее вычислитель 1 запускает программу проверки первого режима без остановки после каждого тестового набора для анализа результатов контроля. На вход объекта 17 коироля аналогично первому режиму поступают входные тестовые наборы, которые генерируют иа выходных контактах объекта 17 контроля конечную последовательность сигналов (ответных реакций), которые сигнатурный анализатор 27 преобразует в код сигнатур. После выдачи всех тестовых наборов на вход объекта 17 контроля вычислитель 1 выдает коФманду на регистр 28, при этом в него с выхода сигнатурного анализатора 27 записывается значение кода сигнатуры для выбранного 1 -го неисправного вь 1- ходного контакта объекта 17 контроля.Значение кода сигнатуры для 1 -го контакта может бьггь любым и зависит от типа и места неисправности внутри объ екта 17 контроля, После этого вычислитель выдает код адреса первого 3 -го входного контакта пз множества Я который поступает по информационной магистрали в блок 7 диагностики на вход регистра 18 адреса входов, с выхода которого код адреса поступает на вход дешифратора канала 25, который формирует на своем выходе сигнал, поступающий на вход;.:лементов И 11 и И 21 Э -го блока 9 согласования, при этом запрещается прохождение команд управления от вычислителя 1 нв вход блока 24 памяти и разрешается прохождениена управляющий вход ацалогового ключа 16 уровней ситналов с выхода блока 7 диагностики от трцггера 20, который в данный момент находится в любом состоянии. Далее вычислитель 1 снова запускает программу проверки первого режима, В этом случае будут генерироваться по всем входам, кроме выбранного Э -го, те же входные последовательности, что и в предыдущем случае, При этом, если на трассе от входного )-го до выходного 1 -го контакта нет неис правностей, то в сцгнатурном анализаторе 27 будет зафиксирован код сигнатуры отличный от предыдущего, так как на . -ам входном контакте присутствует постоянный уровень сигнала, вместо ранее подаваемой на пего последовательности сигналов, а если на этой трассе имеется одна цли несколько логических неисправностей тцпа констнтуэнта "0 ф или констнтуэнта ф 1", то в сигнатурном анализаторе 27 оудет зафиксирован код сигнатуры, равный предыдущему, так как отклочение 7-го входа объекта 17 вслучае отсутствия сходящихся разветвлений и дереве логического графа мно:кества Яне приведет к изменению выходнойпоследовательности на гыходе 4 -го нисправного контак 1 а. После этого вычисли тель 1 выдает команду на регистр 2 9,прц этом в него с выхода сцгпатурногоанализатора 27 заносится значение кодадиагностической ст 1 гнатуры 3 -го входного контакта, Гслц сигнатура-го неисправного контакта и диагностическая сцгнатура т -го входного контакта равны,. тосрабатывает элемент 30 сравнения и сего выхода ца вычислитель 1 поступаетсигнал прерыванця, который сигнализирует вычислцтещо 1 о чаличиц неисправности на проверяемой трассе. После перебора всех входных контактов множества Я,для выходного , -го неисправного кснтакта вычислитель 1 заносит в регистр 28адрес следующего нецспратого контакта,для которого проводятся те же операции,что и для-го нецсправного контакта,с целью выявленич трасс нецспраьностейи т.д., пока не будут обработаны все подмножества Р выходных неисправных контактов. Посне этого вычислитель 1 запус-.кает программу, определятощую отсутствиезамыканий между собой логических цепейвнутри объекта 17 контроля. При этомопределяется отсутствие замыканий междутрассами как внутри самих групп Я, таки между трассами различных групп Цвсего подмножества Р,Алгоритм работы устройства в этом случае будет следующим.По команде от вычислителя 1 (аналогично опис,1 нному выше) ввбирается 1 - ый выходной контакт, который через мультиплексор 26 подключается ко входу сигнатурного анализатора 27, а потом выбирается один из входных контак.ов Э который принадлежит ооъединению множеств входных контактов С;всех подмножеств Р, т,е. ЭЕЧ ЙгКПо команде отЬвычислителя 1, поступающей по информационной магистрали на вход блока 7 диагностики, триггер 20 устанавливается в состояние"0". Далее вычислитель 1 запускает программу проверки первого этапа и по окончании цикла выдачи всех тестовых наборов на входы объекта 17 организует запись значения кода сигнатуры сцгнатурного анализатора 27 в регистр 28, при этом код сигнатуры может быть любым и зависит от типа и места не.:правности внутри объекта 17 контроля. После этого вычислитель 1 устанавливает триггер 20 в состояние ф 1" и снова запускает программу проверки первого режима, после чего организует запись значения вновь полученного кода сигнатуры в регистр 29, Если коды сигнатур совпали, то нет замыканий трассы от выходного 1 -го контакта до 3 -го входного контакта 1 трасса э, ) с остальными трассами от выходных 1 -ых контактов до всего множества К входных контактов, если коды сигнатур различны, то замыкание имеет мес.о, Это объясняется тем, что при замыкании двух различных внутренних точек на дереве логического графа (фиг, 3, точка А) образуется схема монтажное ИЛИ, прц этом, если подавать на вход одной из перемкнутых трасс последовательность сигналов, орт анизуемой программой проверки первого этапа, а на вход другой поочередно подавать сначала уровень логического фО", потом уровень логической "1 ", то в одном случае эта последовательность будет проходить на выход схемы, а в другом случае будет запрещаться постоянным уровнем логического "О" на выходе, искусственно созданной схемы монтажное ИЛИ, Уровень сигнала (логический "0 или "1") на входе-го входного контакта, при котором искусственно созданная схема монтажное ИЛИ запрещает сигналы с других входов, имеющих логическую связь с выходом схемы ИЛИ, зависит от катичества инвертируюцтих элементов ОК, находящихся на трассе от входного 3-го13 907556 контакта до выхода схемы монтажное ИЛИ.При несовпадении кодов сигнатур элемент30 сравнения вырабатывает сигнал прерывания, который поступает на вход вычислителя 1 и сигнализирует о наличии 5замыкания проверяемой трассы Э 4 с остальными трассами от множества К входных контактов до всего подмножества Рвыходных контактов. Потом выбираетсяследующий выходной контакт из нодмножества Р выходных контактов, для которого повторяются те же операции, с цельюопределения замыкания, между остальными трассами и т,д., пока не будут проверены на отсутствие замыканий все трассы 5между множеством К входных контактови подмножеством Р выходных контактов.Так как в случае замыканий между трассами внутри объекта 17 наличие этихзамыканий определяется дважды, что вытекает из алгоритма проверки, то вычислитель 1, используя эти данные, а такжеисходную информацию о подмножествах Рвыходных неисправных контактов и соответствующих им множествам входныхконтактов О 4, идентифицирует номеразамкнутых трасс как внутри групп Я,так и номера замкнутых трасс различныхгрупп 04 всего подмножества Р. На этомзаканчивается программа проверки второ- ЗОго этапа, при этом вычислитель 1 черезблок 2 сопряжения выдает на блок 3 вывода следующую информацию на регистрацию: номера трасс неисправностей (чомер выходного неисправного контакта иномер одного или нескольких входныхконтактов на трассе между которыми естьнеисправность) в количестве Р штук, информацию об отсутствии замыканий внутри логических цепей объекта 17 контро оля, а если есть замыкания, то информацию о номерах трасс, имеющих замыкания как внутри групп Я, так и междутрассами разпичных групп. Устройство для контроля электрических параметров цифровых узлов, содержа-щее блоки согласования по числу контролируемых параметров, блок программируемых источников питания, выход которого соединен с первыми входами блоков согласования, блок управления, соединенный первым входом и первым выходом соответственно с выходом и входом блока сопряжения,.а вторым и третьим выходами соответственно с управляющими входами блока программируемых источников питания и блока измерителей, информа- ционный выход которого подключен ко второму входу блока управления, вычисли 45 На рримере, приведенном иа фиг. 2, видно, что при проверке данкой логической схемы в первом режиме контроля определяются два выходных неисправных контакта У 1 и У 2, которые определяют подмножество Р для данного примера.Входы Х 1, Х 2, ХЗ, Х 4, Х 5, Х 6 принадлежат множеству входных контактов Ц для выходного неисправного контакта У 1, а входы Х 5, Х 7, Х 8 щзинадлежат множеству входных контактов Яй для выходного неисправного контакта У 2.Во втором режиме определяются трассы неисправностей У 1-ХЗ, У 1-Х 4, У 1-Х 5,У 2-Х 5, У 2-Х 6, У 2-Х 7, У 2-Х 8 и выявляются трассы имеющие замыкания:Х 6-У 1 с Х 5-У 1, Х 7-У 2 с Х 8-У 2, Х 5 У 2 с Х 6-У 1, Х 7-У 2 с Х 6-У 1, Х 8-У 2с Х 6-У 1, Сопоставляя логическую схемус полученными данными, определяют область, где находится неисправность. Комбинация трасс неиснравностей У 1-ХЗ,У 1-К 4 и У 1-Х 5 возможна только приналичии на выходе элемента 35 неисправности типа конституэнта 0 или кОБстифтуэнта 1. Выше приведенные комбинации замкнутых трасс возможны толькопри наличии замыкания входа или выходаэлемента 37 с входом или выходом элемента 40. В данном спучае осущестаиется диагностика неисправности внутрицифрового узла с глубиной поиска до элемента схемы без привлечения дополнительной вычислительной мощности вычаслителя 1 и без доступа к внутреннимточкам логической схемы. Таким : бразом, введение в систему блока 7 диагностики и блока 8 анализа а в каждый блок согласования аналогового ключа 16 второго цифрового преобразователя 15, счетного триггера 23, элемента 21 и элемента ИЛИ 22 позволяет задавать на входы многоуровневых цифровых узлов стимулирующие сигналы (либо сигналы реакций) в виде непрерывных ступенчатых функций сложной формы с временем переключения программируемых уровней, не превышающем 10-20 нс, а также осуществлять диагностику неисправностей цифровых узлов без привлечения дополнительной вычислительной мощности вычислителя 1, что расширяет функциональные возможности устройства,формула изобретения807556 Источники информации,принятые во внимание при экспертизе1. Электроника. 1972, % 21,с. 45-54,2, Авторское свидетельство СССРпо заявке28458 О 9,кл. 6 06 Е 15/46, 1978 (прототип),тель и блок ввода-вывода, соединепыевходами и выходами с соответствующимивыходами и входами блока сопряжепия,второй вход каждого блока согласованиясоединен с четвертым выходом блока управления, первые выходы и третьи входыблоков согласования соединены с соответствующцми выходами и входами устройства, причем каждый блок согласованиясодержит регистр устаиок, тюдключенныйпервым и вторым выходами соответственно к первым входам коммутатора и компаратора, второй вход которого подключенк первому выходу коммутатора, второй итретий входы которого соединены соответствепно с первым и третьим входами блока согласования, а второй выход - с первым выходом блока согласования, первыйвход ре) истра уставок соединен с первымвходом блока согласовапия, второй вход 20которого соединен со вторым входом регистра уставок, с первыми входами первых элементов И и с третьим входомкомпаратора, выход которого соединен совторым выходом блока согласования, третий выход регцстра уставок соединен совторыми входамц первых элементов И,выходы которых соединены со входамиблока памяти, выход первого ццфро-аналогового преобразователя соединен с чет- зовертым входом ксмпаратора, о т л ич а ю щ е е с я тем, что, с целью рас -щирения функциональных возможностей,в него введены блок диагностики и блоканализа, а в каждый блок согласоваццядополптельно введены аналоговый ключ,второй цифро-аналоговый преобразователь,счетный триггер, второй элемент И иэлемент ИЛИ, причем четвертый выходблока управления соединен с первымивходами блока анализа и блока диагностики, первый, второй выходы и второйвход которого соединены соответственнос чегвертымц, пятымц входами и третьими выходами блоков согласования, входпрерываний вычислителя соединен с выходом блока анализа, второй вход которого соединен с третьим выходом блокадиагностики, четвертые и вторые выходыблоков согласовация соединены соответственно с входом блока измерителей и стретьим входом блока управления, а вкаждом блоке согласования четвертыйвход соединен с третьимц инверснымивходами первых элементов И и с первымвходом второго элемента И, второй входкоторогО соедичец с пятым вхОдом бЛокасогласования, а выход:- с первым входом элемента ИЛИ, выход блока памяти соединен со входом счетного триггера,выход которого соединен со вторым входом элемента ИЛИ, выход которого соединен с управляющим входом аналоговогоключа, четвертый выход регистра уставок соединен со входом первого цифроаналогового преобразователя, выход которого соединен с первым информационным входом аналогового игюча, пятый выход регистра уставок соединен со входом второго цифро-аналогового преобразователя, выход которого соединен с пятым входом компаратора и со вторыминформационным входом аналоговогоключа, соединенного выходом с четвертымвходом коммутатора, первый и третийвыходы которого соединены соответственно с третьим и четвертым выходамиблока согласования, причем блок диагностики содержит регистры адресов входови вь 1 ходов, дешифратор канала, триггери мультиплексор, причем входы регисгров адресов входов ц выходов соединеныс первым входом блока диагностикй йвходом триггера, выход которого соединен со вторым входом блока диагностики,выход регистра адресов входов соединенсо входом дсшифратора канала, выход которого соединен с первым выходом блокадиагностики, выход регистра адресов выходов соединен с первым управляющимвходом мультитщексора, второй информационный вход которого соединен со вторым входом блока диагностики, а вьпод -с третьим выходом блока диагностики, аблок анализа содержит элемент сравнения,регистр сигнатуры неисправного контакта,регистр диагностических сигнатур и сигнатурный анализатор, первый вход которого соединен со вторым входом блока анализа, первый выход - с первыми входамирегистра сигнатуры неисправного контакта и регистра диагностических сигнатур,выходы которых соединены, соответственно с первым ц вторым входами элементасравнения, выход которого соединен с выходом блока анализа, первый вход которого соединен со вторыми входами сигнатурпого анализатора, регистра сигнатуры неисправного контакта ц регистрадиагностических сигнатур.