Устройство для обработки и сжатия информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) Я 08 С 19/28, 6 06 Г 15/ Ц;Р )-,.г 1 у ес ф ИСАНИЕ ИЗОБРЕТЕНИЯ 1 Е5 я)(с ТЕПЬСТВ К АВТОРСКОМУ и 2 У ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИСЖАТИЯ И НФОРМАЦИИ(57) Изобретение относится к вычислительной и измерительной технике и может бытьиспользовано в измерительных системах придопусковом контроле или квазиобратимомсжатии. Устройство содержит регистр 1 текущей выборки, специализированный узел, 1381572 А 1 сравнения 2, имеющий три выхода ссБольше 20, ссМеньше 21 и ссРавно 22, блок 3 оперативной памяти, сумматор 7, имеющий информационные выходы 23 и выходы прямого 24 и инверсного 25 переносов, регистр 8 числа, реверсивный счетчик 6 заполнения, узел 5 сравнения с допуском, имеющий вход инвертирования, блок 4 буферной памяти. Кроме того, в состав устройства входят элементы И 13 - 9, ИЛИ 9 - 11, ИЛИНЕ 12. Путем сравнения текущей выборки, находящейся в регистре 1, с информацией на выходе блока 3 оперативной памяти в узле 2 сравнения и сумматоре 7 определяется существенность текущей выборки. Устройство обеспечивает повышение быстродей ствия на 30 - 40 О 4. 2 ил.Изобрстецие относи) ся к вычислитсльиойи изм(.ри(с,1 ьцои тс хинке и можст быть исцользовдцо в измеригельцых системах, ис пользующих временное разделение каналов при л(пусковом контроле или квазиобрдтимол Сжатии инфорчдцииЦс(ь изб)Стсция иовьцисиие быс) ролействия ) стройствдН)1 (и Г.и р(х(с) в 1 ец 1 СГрк Грц(1 ч сх(чд ) стройствд; цз фиг 2 электрическая (хеч;1 лц( ир зр.1(и чз.(с Сравнения колов.Устройсво со:ц р,+,и рс(истр 1 (ск) шей выборки, узел 2равнения кодов, 6,)ок Д оперативной памяти, 6 к 4 буферной пдчяти, узе. 5 ср;вц(иия с л(н(ускоч, р(в.рсив.цый с гет чк (,ух(ч;Ор , цгистр 8 числа, элечецты 1.И11, эсц м(цт ИЛИЦ. 12 , и элечец(ы И 13 "Нз фиг. 1 (дкьс и (и;чецы вхолы 20 22 соотвс) с в(. Ицо 1)о, (ьц(с, Мец И, Равно мал(1сравнения ко.ив, информационные выхо,(1 2)3, выхолы 24 и 25 соответственно прямого и обр;гного переноса сумчаторд, первый 26), цг(рой 27 и третий 28 тзктовые вхолы и выхол 20 хстройствд.Г 1 ри этом регис) р 1 текущей выборки и регистр 8 чис.(д чо, у( оыгь выполнены и( сгацддр(цой схечс цд григгердх Г)- гнид.Ъ, зел 2 и(Сред 1(1 ичпу,(ьс, прихол 5(и(ийцд его тактовый цх(,1. Ид выход 22 Р;)вио, если все старИие рдзрялы с регистраТекх цей выборки блока юцарцо овпалают. Узел 2 иерелает импульс, ириО 1 яций на его тактовый вход. цз вы)цл 20 Больше, если кол старИих рдзрялов н реги(трс 1 текущей выборки иревы(идет кол старших разрядов в блоке 3 ровно цд единицу члддшего из полклк) (СхЫх к цехх рдзрялов. Узел 2 нерелает импульс, приходИ)ий цд сго тактовый вход, цд выхол 2 Мецп(е, если код (тари(их рззрялов в рсч исгр 1 гс к, цей выборки ровно на единицу члдлИе(о из подключаемых к узг(у рззрялов х)ец И к(лд старших разрядов блока 3.Блок 3 оцердтивцой памяти в одноканальных систсчдх выполнен в виде регистра например, ца О-три Срх), ца котором запомицдется в систс м;)х к)д иобрдтимого сжатия послелцяя из выборок, переданных в регистр 8 числа и лдл(ье в блок 4, в систечдх допускового контр(ля в этом регистре хранится кол цомицдльего значения параметра, с которым срдвцвется рассматриваемая выборка. В многоканальных измерительных системах в 6 лск 3 оперативной памяти, кроме регистра, вхслит ц)коцитсль пачяти, из которого ц д р сг и с 1 р и е р е и и с (э( В д е т с 51 к 0 л, с котсрыч нсобхоли)1 ср;ициц(1)1 веси Ии выборки в рассмдтривдечоч кдцдле изме.рительной системы.Узел 5 сравнения с лоиуском имеет в своем составе блок иццсртировзния кода и схел(у сравнения (и;1 фиг. 1 цс показаны). Блок ИЦВЕРтИРОВДЦИЯ КОЛД ИЦСРтИРУЕт ВСчв ВХО,( цые сигналы, приходящие на информационць(е входы узла 5 с сумматора 7, если на вхолс инвертирования присутствует единичный сигнал Если на входе инвертирования цулсвой сигнал, блок инвертирования кода це осуществляет инверсию. В простейшем случае каждый разряд блока инвертирования кодов может включать в свой состав два элемента И, первый вход гервого из которых непосредственно соединен с соответствующими информационным входом, который через ицвертор подключен к первому входу второго элемента И. Второй вход второго элемсцта И соединен с входом инвертирования, который через ицвертор подключен к вгорому входу первого элемента И. Выходом лзццого разряда обратителя кодов является элемент ИЛИ, входы которого подклОчецы к выходам первого и второго элементов И.С,хс ма сравнения состоит из ряда элементов 11, выходы которых подключены к входам ,70 выходного элемента ИЛИ, выход которогоявляется выходом узла 5 сравнения. К первым входам каждого из элементов И схемь сравнения узла 5 сравнения с допуском подключен соответствую(ций тактовый вход уз)з 5 сравнения с допчском. Остальные вхслы элементов И в схеме сравнения подключены к выходам блока инвертирования колов так, чтобы осуществлялось сравнение с выбранным допуском. Например, если для трехрдзрядных кодов необхо)имо определить колы, большие числа 3=-01 г, то все эти коды ичеют единицу в третьем разряде и на элемент И достаточно подать один сигнал с грстьего разряда. Все трехразрялные колы, большие 5 И=-101, имсют елиницы в двух старших разрядах, поэтому на элемент И лостдточно подать два сигнала с третьего и (торого разрядов)Гухмзтор 7 выполнен по схеме параллельного сумматора, в котором сигнал прямого переноса ца выходе 24 через инвертор полклкчец к выходу 25.Все остальные элементы устройства лляобработки и сжатия информации являются стдцдартными.Устройство для обработки и сжатия информации работает следующим образом.Предлагаемое устройство может быть использовано для любой разрядности двоичного кола выборок и допустимого отклонения.Предположим, что код выборки - двоичный лесятиразрядный, а наибольшее из максимально допустимых отклонений не превы вдет 7(и 111,). Пусть на рассматриваемомшаге максимально допустимое отклонениеравно 3 (011 г),гГя простоты работу устройства рассмотрим лля одноканальной измерительной систел( ы.55 На информационные входы регистра 1тскушей выборки поступают коды текущих выборок с аналого-цифрового преобразовате.я це показзн) измерительной системы.Работа устройства может начинаться в тот момент, когда из-за конечного быстродействия аналого-цифрового преобразователя определены еще не все разряды кода текущей выборки. Любой аналого-цифровой преобразователь поразрядного уравновешивания определяет вначале старшие разряды кода. После ил определения на вход узла 2 сравнения подается по входу 28 тактовый импульс 11. Узел 2 сравнения сравнивает старшие раряды регистра 1 текущей выборки со старшими разрядами кода с выхода блока 3 оперативной памяти. При этом реализуется следующий метод сравнения. Тактовый импульс 1 поступает на вход Равно первого разряда (на входах Больше, Меньше - 0 (фиг. 2).При этом возможны три результата сравнения:старший разряд регистратекущей выборки равен 1 а старший разряд кода блока 3 оперативной памяи равен 0, тогда со старшего разряда узла 2 передается импульсна вход Больше второго по старшинству разряда узла 2;старший разряд регистратекущей выборки равен 0 а старший разряд кода блока 3 равен 1, тогда со старшего разряда узла 2 передается импульс на вход Меньше второго по старшинству разряда узла 2;старший разряд регистра 1 текущей выборки совпадает со старшим разрядом кода блока 3 (либо оба равны 1, либо оба равны Ог), тогда со старшего разряда узла 2 передается импульсна вход Равно второго по старшинству разряда,Такие три входа Больше, Меньше и Равно есть у каждого разряда узла 2, начиная с второго по старшинству. Если импульспоступает на вход Равно, то он полнОстью аналогично импульсу, подаваемому на вход старшего разряда, проходит либо на вход Больше следующего разряда по старшинству (при 1 в соответствующем разряде регистра 1 текущей выборки и Ог в том же разряде кода оперативной памяти), либо на вход Меньше (0 в разряде регистраи 1 в разряде блока 3 оперативной памяти), либо на вход Равно (равенство разрядов) .Приход импульсана вход Равно означает, что все более старшие разряды двух кодов совпадают между собой, т, е, у двух чисел в старших разрядах одна и та же последовательность нулей и единиц.Если импульс .1 приходит в каком-либо разряде на вход Больше, значит ранее было определено, что код в регистре 1 текущей выборки - больше, т, е. в данном разряде необходимо сделать оценку величины превышения кодом текущей выборки кода из блока 3. Очевидно, что во всех случаях, кроме случая наличия в соответствующем разряде кода текущей выборки Ог, а в том же разряде кода из блока 3 1., код текущей5 О 5 20 25 30 35 40 45 50 55 выборки больше кода из блока 3 на величину, превышающую вес данного двоичного разряда в коде числа.Если в данном разряде кода текущей выборки находится Ог, а в том же разряде блока 3 - .1, оценить величину разности нельзя, поэтому при приходе импульса 1 на вход Больше какого-либо разряда узла 2 сравнения и наличия в том же разряде в регистре 1 текущей выборки 0 и в блоке 3 - 1 осуществляется передача импульса1 на вход Больше следующего более младшего разряда.Аналогично при приходе импульса Ь на вход Меньше какого-либо разряда узла 2 и наличия в том же разряде в регистре 1 текущей выборки 1 г, а в блоке 3 Ог осуществляется передача импульса 11 на вход Меньше следующего более млад- щего разряда.Самый младший разряд, имеющийся в узле 2, может передавать импульс 1 на один из трех выходов 20 - 22 соответственно Больше, Меньше и Равно узла 2. Если импульс 11 появился на выходе 22 Равно, все разряды сравниваемых кодов, подключенные к узлу 2 попарно совпадают. Если импульспоявился на выходе 20 Больше, код в сравниваемых разрядах регистра 1 текущей выборки больше кода из блока 3 на величину веса младшего из разрядов, подключенных к узлу 2. Если импульс 111 появился на выходе 21 Меньше узла, код в сравниваемых разрядах регистра 1 текущей выборки меньше кода из блока 3 на величину веса младшего из разрядов, подключенных к узлу 2.К тому моменту, когда последователь. но передаваемый от разряда к разряду импульс 111 может достичь одного из выходов узла 2, все младшие разряды регистратекущей выборки должны быть установлены в положения, соответствующие коду выборки, выдаваемому аналого-цифровым преобразователем измерительной системы. Все разряды с регистратекущей выборки, кроме подключенных к узлу 2, подключаются в прямом коде к сумматору 7. Соответствующие им разряды блока 3 оперативной памяти подключаются к сумматору 7 в инверсном виде, т. е. сумматор 7 осуществляет вычитание младших разрядов кода блока 3 оперативной памяти из младших разрядов кода с выхода регистра 1 текущей выборки. Если в таком вычитании код уменьшаемого больше кода вычитаемого (без учета инверсии), то на информационных выходах 23 формируется прямой код числа, на единицу меньшего разности, а также появляется единичный сигнал на выходе 24 прямого переноса.Как правило, сигнал прямого переноса инвертируют и подают на выход 25 инверсного переноса. Очевидно, что в этом случае сигнал инверсного переноса нулевой. Если код уменьшаемого меньше или равен неинверти 1381572ровднному олу вычи;смоги, то на инфор;дционных выхолдх 23 сучмдчорд 7 формируется инверсный кол разности, сигнал прямого переноса нулсвой, д нд выходе 25 иннерсно о переноса е;сини ный.Такич образом, в здвисичости от сигналон, выливаемых у лоч 2 и сумматором 7, сунсесвуст семь различных вариантов работы устройства тля обработки и сжатия информации. Рдссчотрич их нослсдовательно.Первый вариан состоит н том, что импульс 11 не прсчхо,ит ни нд олин из выхолов 20 22 узла 2. Эо он;чает, что абсо.Н н(и н лиин р( .си (лов в рс ис Г- р 1 и в блоке 3 сунсеснснно превышает наибольшее из хдксихсг н, .опустимых отклонений. В этом случсе безразлично, какой сигнал выдает сумматор 7. Поскольку разнос ь колов всликд, вьиора, .хранящаяся в регистр 1, является сунсствснной. Так как ичпульс с 1 не прони, ни и; олин выхол уз. ла 2, нд всех входах элсчентд ИЛИ-НЕ 12 сунествукт неизменные нулевые сигналы, На выходе элех ента И 1 И- НЕ2 оказывается неизмснный ньсокий сина.В усройствс форчируеся второй тактовый ичнульс П 2. Передний фронт Г 2 начинается позднее нсрелнего фронта 1 1 нд величинх здлсржск в сс 2 и суммаорс 7.3,ни )ронтформ и х сгся ранние здлцо фронта . 1,Гмнульс2 нрохолит срез элемент И 13, нд первом выхолс которого существует единичный сии;л с ва; .лечента ИЛИ-НЕ и попадает нд вход деелс нтд ИЛИ 11. С вы.хола элемента ИЛИ 11 импульс поступает на регистр 8 числа л.я переписи в регистр 8 числа содержимого резстрс 11 и прибавляет липину в ренерсивный счетчик 6 заполнения. В системах со сжатием информации ичпульс с выхода элечентд ИЛИ 11 подается также нд блок 3, гле по заднему фронту этого импульса в опердтивную память переписывдегся солержимое регистра 1 текущеи выборки лля лальнейшс го сравнения с последующими колами, формируемыми аналогоцифровым преобрдзователеч измерительной системы В системах лоцускового контроля перепись содержимого регистра 1 текущей выборки в блок 3 (гле .хранится значение номинала измеряемого параметра) не нужна.Второй вариант работы усгройства за. кзк 1 детл в гом, что импульс 1,1 прохолит нд выход 20 Больше узлд 2 и на выходе 24 прямого переноса сумматора 7 образован единичный сигнал. Импульс с выхода 20 Больше поступает нд оли из вхолов элемента ИЛИ-НЕ 12 и нд выходе элемента ИЛИ Н. 12 синфа но ичпульсу Г 1 появляется нулевой сигндг, з;нрещающий прохождение в лднноч араиге (д также во всех гцслелуюцих импульса Г 2 через элемент И 13. 1 рохожлсние импульса .,1 на выход 30 Болыие узла 2 означает, что в старших разряда х олержи хос реги срз 1 больше 5 1 О 15 20 25 30 35 40 45 50 55 содержимого блока 3. Наличие единичного сигнала на выходе 24 прямого переноса сулматора 7 означает, что в младших разрядах содержимое регистра 1 больше содержимого блока 3 без учета инверсии этого кода). Поскольку содержимое регистра 1 болыпе как в младших, так и в старших разрядах, выборка является существенной. Гри этом величина кода на информационных выходах 23 сумматора 7 не играет никакой роли. В данном варианте импульс с выхода 20 Больше узла 2 и единичный игнал с выхода 24 прямого переноса сумматора 7 попддакт на элемент И 16. С выхода элемента И 16 импульс поступает на вход элемента ИЛИ 11. Работа устройства после прохождения импульсом элемента ИЛИ 11 аналогична описанной для первого варианта.Третий вариант работы устройства для обработки и сжатия информации состоит в том, что импульс Е проходит на выход 22 Меньше узла 2, д нд выходе 25 инверсного переноса сумматора 7 формируется единичный потенциал. Это означает, что в старших разрядах код на регистре 1 меньше кода из блока 3, а в младших разрядах код на регистре 1 меньше или равен коду из блока 3. Таким образом, абсолютная величина разности кодов болыне наибольшего из максимально допустимых отклонений и выборка является существенной вне зависимости от конкретного кода на информационных выходах 23 сумматора 7. В этом варианте импу.чг,с с выхода 22 Меньше узла 2 и единичный сигнал с выхода 25 инверсного переноса сумматора 7 попадают на элемент И 14 и с его выхода на элемент ИЛИ 11. Работа устройства после прохождения импульсом элемента И 11 аналогична описанной для первого варианта.По четвертому варианту работы устройства импульс г проходит на выход 20 Больше узла 2, а на выходе 25 инверсного переноса присутствует единичный сигнал. Обозндчич величину, из которой необходимо производить вычитание для нахождения искомого кода разности А, величину, которую необходимо при этом вычитать, Б, а количество разрядов сумматора 7 - и, Тогда при прохождении импульса на выход 20 Больше на вход сумматора 7 подано число на 2" меньше, чем А. При единичном сигнале на выходе 25 инверсного переноса сумматор 7 находит обратный код абсолютной ведличины разности кодов, подаваемых на его входы. При этом код уменьшаемого меньше кода вычитаемого, т. е. на информационных выходах 23 сумматора 7 присутствует код, равный 2 - Б - (А - 2") - 1. Однако эту величину можно преобразовать к виду А - Б - 1. Это значит, что на информационных выходах сумматора присутствует прямой код, на единицу меньший искомого. В рассматриваемом варианте импульс с выхода 20 больше узла 2 поступает через элемент ИЛИ 10 на вход циклического переноса сумматора 7, что увеличивает на единицу код на выходе 23 этого сумматора (т. е. на выходе 23 формируется точная величина искомого кода А - Б разности). Посколь ку сигналы на выхода 21 и 22 Меньше и Равно узла 2 являются нулевыми, на выходах элементов И 17 и 18 также находятся нулевые сигналы. Это определяет нулевую величину выходного сигнала элемента ИЛИ 9.При подаче нулевого сигнала с выхода элемента ИЛИ 9 на вход инвертирования узла 5 сравнения с допуском выходные коды сумматора 7 без инвертирования сравниваются с кодом максимально допустимого отклонения. Если разность больше максимально допустимого отклонения, то импульс Г 2 после прохождения соответствующего элемента И 19 проходит на выход узла 5 сравнения с допуском, после чего поступает на элемент ИЛИ 11. Работа устройства после прохождения импульсом элемента ИЛИ 1 аналогична описанной для первого варианта.Пятый вариант работы устройства состоит в том, что импульс )1 проходит на выход 21 Меньше узла 2, а на выходе 24 прямого переноса сумматора 7 существует единичный сигчал. В этом варианте сумматор 7 формирует на своем выходе 25 прямой код разности кодов младших разрядов регистра 1 и блока 3, причем из этой разности вычтена единица младшего разряда. Поскольку узел 2 выдал импульс на выходе М иьше, то код, который необходимо сравнивать, превышает величину кода младших разрядов блока 3 на 2, т. е. на выходе 23 сумматора 7 присутствует код, равный А - (Б - 2) - 1. Однако этот код можно представить в виде 2" - (Б - А) - 1, т. е. на выходе 23 сумматора 7 присутствует обратный код искомой разности Б - А. В данном варианте на выходе 22 Равно узла 2 присутствует сигнал нулевого уровня, вызываюший нулевой сигнал на выходе элемента И. Поскольку на выходах 20 Больше узла 2 также присутствует нулевой сигнал, на выходе элемента ИЛИ 10, подключенном к входу переноса сумматора 7, оказывается нулевой сигнал, т. е. увеличение выходного кода сумматора 7 не происходит. На обоих выходах элемента И 8 оказываются единичные сигналы с выхода 22 Меньше узла 2 и с выхода 24 прямого переноса сумматора 7). На выходе элемента И 18 оказывается единичный сигнал, который после прохождения элемента ИЛИ 9 попадает на вход инвертирования узла 5 сравнения с допуском, т. е. с допуском сравнивается инвертированный выходной код сумматора 7, равный прямому коду искомой разности Б - А. Если эта разность больше максимально допустимого отклонения, то импульс 1.2 после прохождения соответствующего элемента И 19 прохо 5 О 15 20 25 30 35 40 45 50 55 дит на выход узла 5 сравнения с допуском, после чего поступает на элемент ИЛИ 11. Работа устройства после прохождения импульсом элемента ИЛИ 11 аналогична описанной для первого варианта.По шестому варианту работы устройства импульс 11 проходит на выход 22 Равно узла 2, а на выходе 24 прямого переноса сумматора 7 присутствует единичный сигнал. В этом варианте старшие разряды сравниваемых кодов равны, и сумматор 7 выдает на своем выходе 23 истинное значение уменьшенного на единицу прямого кода искомой разности А - Б - . В рассматриваемом варианте на входах элемента И 5 присутствуют единичные сигналы с выхода 22 Равно узла 2 и с выхода 24 прямого переноса сумматора 7. На выходе элемента И 5 оказывается единичный сигнал, который, пройдя через элемент ИЛИ 10, попадает на вход переноса сумматора 7. Это обеспечивает прибавление единицы к коду на выходе 23 сумматора 7: на информационных выходах 23 оказывается точное значение искомого кода разности А - Б. Нулевой сигнал с выхода 21 Меньше узла 2 вызывает появление нулевого сигнала на выходе элемента И 18. Нулевой сигнал на выходе 25 инверсного переноса сумматора 7 вызывает появление нулевого сигнала на выходе элмента И 17. Таким образом, на обоих входах элемента ИЛИ 9 присутствуют нулевые сигналы и на входе инвертирования узла 5 сравнения с допуском оказывается нулевой сигнал с выхода элемента ИЛИ 9. Это означает, что выходные сиг. налы сумматора 7 без инвертирования т. е. прямой код искомой разности А - Б) сравниваются в узле 5 сравнения с допуском с максимально допустимым отклонением, Сравнение происходит при подаче импульса Ь 2. Этот импульс проходит соответствующий элемент И 19 и посту пает на вход узла 5 сравнения с допуском. Если разность, сформированная на выходе 23 сумматора 7, больше максимально допустимого отклонения, то импульс Г 2 проходит на выход узла 3 сравнения с допуском и поступает на элемент ИЛИ 11. Работа устройства после прохождения импульсом элемента ИЛИ 1 аналогична описанной для первого варианта.Седьмой варианг работы устройства для обработки и сжатия информации состоит в том, что импульс Г проходит на выход 22 Равно узла 2, а на выходе 25 инверсного переноса сумматора 7 присутствует единичный сигнал. В этом варианте старшие разряды сравниваемых кодов равны и сумматор 7 выдает на своих информационных выходах 23 обратный код истинного значения искомой разности 2" - (Б - А) - 1. В рассматриваемом варианте нулевой сигнал поступает на вход элемента И 15 с выхода 24 прямого переноса сумматора 7, т, е. на выходе элемента И 15 оказывается нулевой сигнал, приложенный к входу элемента ИЛИ 1 О. На втором входе5 1 О элемента И,1 И 1) также присутствует нулевой сигнал с выхода 20 Бо.гьше узла 2. Таким образом, с выхода элемента ИЛИ 10 на вход, переноса сумматора 7 подается нулевой сигнал, не сменяющий величины кода на информационных выходах 23 сумматора 7. На обоих входах элемента И 17 оказываются единичные сигналы (с выхода 22 Равно узла 2 и с выхода 25 инверсного переноса сумматора 7). На выходе элемента И 17 появляется сдиццчный сцгцзл, который осле прохождения элемента 11 ЛИ 9 попадает цд вход 23 инвертирования узла 5 сравнения с допуском. Это означает, чго с величигн)й мзксимдльно допустимого отклонения сравнивается инверсный код с ицс)орлгаццонных вы.содов 23 сумматора 7 ( с. прямой код рдзшсти Б - А) Сравненис происходит при по. дз гс импу,)ьсз Г 2.;-)тс 1 имц,льс прохо;цт соответствунщий элсме)гг И 9 и поступает ца вход уз,)з 5 сравнения с допуском Гсли инверсия ргзцос и, сс 1)ор мирВзццои цг выходах 23 сумматора 7 больцн максима.)ьного допустимого отклонения, то импульс Г 2 проходит цз выход ххьз;) сравцсция с допхско и поступает цз элемент И 1. Рабогд устройства после прохождения и)гпхльсох элемента ИЛИ 11 зцзлогичцд описанной для первого варианта. Тдк)г) образом, расснрепы вс вз 1)исцты записи сущсстнецной выборки ца регистр 8 числа. С регистра 8 осуществляется передача кодов су)цестнеццых выборок ца блок 4 буфсрной памяти, т е. цд блок 4 поступает це. равномерный поток су)цестценцых выборок из регистраБлок 4 предназначен для выравнивания во времени потока существенных выборок, поэтому счцтывдние ца выход 29 устройства происходит с равномерной частотой по тактирукцсцм сигналам 13 Г 1 ри каждом считывании содержимое рс вс рсивного счетчика 6 заполнения хменьц)дется на единицу. 11 рц этом код, хранящийся в счетчике 6, численно равен количеству существенных выборок, записанных в блоке 4 и еще не считанных с него Д.гя считывания информации с блока 4 может быть использован регистр 8 числа или же специаьный вспомогательный регистр.Реверсивцый счетчик 6 заполнения в зависимости от числа здгн)лцсццых ячеек в блоке 4 выдает разрешающис единичные сигналы ца входы различных элементов И 19 Вследствие этого тактовый импульс 12, по. ступающий цд цсе э.)ементы И9, проходи через однц цз ццх цд какой-либо тактовый вход узла 5 сравнения с допуском. В зависимости от того, цд какой именно тактовый вход узлд 5 поступает импульс Г 2, в узле 5 происходит срзвнсцие с различными максимально допусгимымц отклонениями, т. е. величина макси мал ын) допустимого отклонения определяется чисгн)м започненцых ячсек блока 4. При этом большему заполцецик 15 20 25 30 35 40 45 50 55 соответствуют большие максимально допустимые отклонения.Изобретение обеспечивает значительное сокращение времени между подключением существенной выборки к входу аналого-цифрового преобразователя измерительной системы и переписью кода этой существенноЙ выборки в блок буферной ггамяти, что повышает быстродействие устройства без увеличения его аппаратурной сложности.Фор.чу,га изобретенггч;)стройство для обработки и сжатия информации, содержащее регистр текущей выборки, информационные входы которого являются информационными входами устройсгв, вьходы разрядов подключены к информационным входам блока оперативной памяти и первым информационным входам ре истра числа, выходы младших разрядов соединены с первыми информационными входами сумматора, вторые информационные входы которого подключены к первому выходу блока оперативной памяти, информационные выходы сумматора соединены с информационными входами узла сравнения с допуском, выход которого подключен к первому входу первого элемента ИЛИ, выход которого соединен с суммирующим входом реверсивного счетчика, с тактовым входом бгн)ка оперативной памяти и с тактовым вхо,гом регистра числа, выход которого является первым выходол устройства, второй выход и второй информационный вход ре истра числа соединены соответственно с информационными входом и выходом блока буфсрной памяти, тактовый вход которого об единен с вычитающим входом реверсивного счетчика и является первым тактовым входом устройства, управляющие выходы ревсрсивного счетчика соединены с первыми входами первых элементов И, вторые входы которых являются вторыми тактовыми входами устройства, выходы реверсивного счетчи. ка соединены с тактовыми входами узла сравнения с допуском, от,гичающееся тем, что, с целью повышения быстродействия устройства, в него введены узел сравнения кодов, второй и третий элементы ИЛИ, с второго по сельмой элементы И и элемент ИЛИНЕ, выходы старших разрядов регистра текупей выборки соединены с первыми информационными входами узла сравнения кодов, в прые информационные входы которого соединены с вторыми выходами блока оперативной памяти, первый выход узла сравнения кодов подключен к первому входу второго элемента И, первому входу второго элемента ИЛИ и к первому входу элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, второй вход которого подключен к второму тактовому входу устройства, выход к второму входу пер1381572 12 Составитель Н. Бочарова Редактор Л, Огар Техред И, Верее Корректр А Тяско Заказ 82648 Тираж 558 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Рауьпская наб., д. 45 Производственно-полиграфическое предприятие, г Ужгород, ул. Гросктная, 4вого элемента ИЛИ, третий вход которого подключен к выходу второго элемента И, выход прямого переноса сумматора, соединен с первыми входами четвертого и пятого элементов И и вторым входом второго элемента И, второй выход узла сравнения кодов соединен с вторыми входами элемента ИЛИНЕ и четвертого элемента И и первым входом шестого элемента И, выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соеди. нен с входом переноса сумматора, выход обратного переноса которого соединен с вторым входом шестого элемента И и первым входом седьмого элемента И, выход которого соединен с четвертым входом первого элемента ИЛИ, третий выход узла сравнения кодов соединен с третьим входом элемента ИЛИНЕ и вторыми входами пятого и седьмого элементов И, выходы пятого и шестого элементов И соединены с соответствующим и входами третьего элемента ИЛИ, выход которого соединен с входом инвертирования 10 узла сравнения с допуском, тактовый входузла сравнения кодов является третьим так.товым входом устройства.