Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИ 11РЕСПУБЛИК 19) (И) в Н 03 ПИСАНИЕ ИЗОБРЕТЕНИ ЛЬСТВ К АВТОРСКОМУ СВ икиВ,Я. К овс" 1, с.18-2 егральные ргия, 197 ПРЕОБРАЗОВ обретение относит и вычислительной изобретения явля бласти применения я к измеритехнике.тся расшиза счет рас иф- а.п,ельн ение ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(57) Из ширения диапазона преобразуемых сигналов и повышение точности измерения,Преобразователь содержит источникопорного напряжения, ряд последовательно включенных кодирующих каскадов, каждый из которых состоит изкомпаратора, сдвоенного двухпозиционного переключателя и блока взвешенного суммирования, последний каскадсостоит только из компаратора, а также дополнительно введенные в неговходной аналоговый переключатель,аналоговое запоминающее устройство,блок формирования сигналов управле-.ния, четыре регистра, регистр сдвига, сумматор, дешифратор и два цроаналоговых преобразователя. 2 зф-лы, 4 ил, Изобретение относится к измерительной и вычислительной технике и может быть использовано в различных информационно-измерительных системах.,Цель изобретения - расширение об ласти применения за счет расширения диапазона преобразуемых сигналов и повышение точности преобразования,На фиг.1 изображена функциональная схема аналого-циФрового преобра зователя; на фиг.2 - пример выполнения блока взвешенного суммирования;на фиг.З - пример выполнения блока формирования сигналов управления; на фиг.4 - временная диаграмма, поясня ющая работу преобразователя. Преобразователь содержит ,1 кодирующих каскадов, каждый из которыхсостоит из компаратора 1, 1(, сдвоенного двухлозиционного переключателя2, - 2 я,(, блока 3,-3(, взвешенногосуммирования и выходов 4 - 4 ( компа-.раторов, а также в преобразовательвходят аналоговое запоминаюшее устройство 5. входной аналоговый переключатель б, шины 7 измеряемого сигнала, 8 "Режим преобразования", 9"Пуск", 10 уставки коца среднего значения измеряемого сигнала, 11 устав-. 30ки кода динамического диапазона из-.меряемого сигнала и 12 записи границдиапазона преобразования, блок 13формирования сигналов управления,первый регистр 14 кода уставки среднего значения измеряемого сигнала,второй регистр 15 коца уставки динамического диапазона измеряемого сигнала, регистр 16 сдвига., сумматор17, четвертый регистр 18 кода изме- щряемого сигнала, третий ре 1 истр 19скорректированното кода уставки среднего значения измеряемого сигналапервый цифроаналоговый преобразова-.тель 20 кода скорректированной уставки среднего значения измеряемогосигнала в опорное на 1 чряжекие для вто"рых входов компараторов, второй цифроаналоговь(й преоораэователь 21 кода уставки динамиче(кого диапазона ,0измеряемого сигнала в опорное напряжение для блоков взвешенно 1 о суммирования, источник 22 опорного напря(ке-"ния, дешифра.тор 23, вихоцная шина 24шины 25 "Готовность кода" к 26 куле- увого потенциала,Блок 3 1 взвешенного суммированиясостоит иэ операционного усилителя27 с резистором 28 обратной связи и 75 2третьим 29, вторым 30 и первым 31 резисторами (фиг.2).Блок 13 формирования сигналов управления фигЗ) содержит одновибратор 32, элемент НЕ 33, первый 34 и второй 35 элементы И.Преобразователь работает спедующяч образом.На шину 8 подается потенциал логического нуля (фиг.4 а), что переводит преобразователь в режим коррекции. При этом переключатель 6 переводится в нижнее (по схеме на фиг,1) положение, .подключая вход аналогового запоминающего устройства 5 к вторым входам компараторов 1 в 1 . На шины 10 и 11 подаются соответственно коды среднего значения и динамического диапазона измеряемого сигнала. Стробирующий импульс "Запись",подаваемый на шину 12 преобразовате(ля, производит запись кодов У и Есоответствекно в регистры 14 и 15(фиг.4 б), После этого на шину 9 подается импульс "Пуск", который запускает одновибратор 33 фиг.4 в иг) и одновременно записывает в аналоговое запоминающее устройство 5значение потенциала с выходавходного аналогового переключателя 6. Врежиме коррекции на первый кодирующий каскад аналоговое запоминающееустройство 5 подает то же значение потенциала, которое подано на вторые входы компараторов с выхода цифроаналогового преобразователя 20,Ряд последовательно включенных кодирующих каскадов, содержащих компараторы 1, - 1(, сдвоенные двухпози ционные переключатели 2 -2 н., блоки 3-3 взвешенного суммирования и выходы 4-4(1, представляют собой цифровой измеритель разности анало говых сигналов, подаваемых с выхода аналогового за .оминающего устройства 5 на вторые входы компаратаров, В режиме коррекции цифровой измеритель разности аналоговых сигналов выдает на выходы 4 -4 1 код смещения куля, вызываемый неидентичностью параметров входов компараторов, параметров ключей и блоков взвешенного суммирования, Этот М-разрядный код поступает на информационные входы регистра 16 сдвига, выходы которого поданы па первые входы сумматора 17, на вторые входы которого с выхода регистра 14 подается У -разрядный код уставки13224 среднего значения измеряемого сигнала, С выхода сумматора 17 код суммы уставки У среднего значения и смещения нуля подается на входы регистров 18 и 19. Разрядность этого кода 7+1.Длительность импульса, вырабатываемого одновибратором 33, устанавливается несколько больше, чем время преобразования разности аналоговых сиг- О налов в код Х, сдвига его на 2Е разрядов и суммирования этого кода скодом У , так что к моменту появления строба регистра 8 (в режиме коррекции строба регистра 19) на выхо де сумматора 17 устанавливается необходимый код. В режиме коррекции этот код указанным стробом заносится в регистр 19 скорректированной уставки (фиг.4 д), В течение всего времени 20 измерения с неизменными границами диапазона преобразования код скорректированной уставки хранится в регистре 19 и через цифроаналоговый преобразователь 20 воздействует ня вторые 25 входы компяр аторов 1, -1 ц, тем самым корректируя код разности аналоговых сигналов на величину кода смещения нуля.В процессе длительного измерения возникает дрейф смещения нуля, что приводит к необходимости периодической коррекции смещения нуля. Периодичность эта определяется только самим дрейфом смещения нуля.При подаче на шину 8 потенциала логической единицы переключатель 6 переводится в верхнее (фиг.1) положение, и преобразователь включается в режим измерения. При этом блок 13 формирования сигналов управления прекращает выдачу стробов регистра 19 и взамен выдает стробы регистра 18, уровень логической единицы которых является сигналом для потребителя о готовности кода очередного отсчета измеряемого сигнала. После подачи на шину 9 импульса "Пуск" в аналоговое запоминающее устройство 5 записывается значение измеряемого сигнала, существующее на его входе в это время. Далее цифровой измеритель разности аналоговых сигналов (блоки 1-3) эа время, обозначенное на фиг.4 как "Измерение", выдает на первые входы сумматора 17 код разности между значением отсчета сигнала и потенциалом скорректированной ус 75 фтавки среднего значения (отклонениеот среднего значения), Сумматор 7добавляет (с учетом знака отклонения) код разности к коду уставкисреднего значения и результат записывается в регистр 18, выход 24 которого подается потребителю одновременно с сигналом 25 "Готовность кода .Цифровой измеритель разности аналоговых сигналов работает следующим образом.Обозначают для краткости потенциал скорректированной уставки с выхода цифроаналогового преобразователя 20 буквой П, а потенциал динамического диапазона с выходя цифроаналогового преобразователя 21 буквой Д. Компаратор 1 первого кодирующего каскада определяет знак (Х-П), выдает его на выход 4 и в зависимости от этого знака так управляет сдвоенным двухпозиционным переключателемчто на выходе блока 3, взвешенного суммирования получают значение Х удовлетворяющее услови- ям з 1.дп (Х-П) . О Х = Х - Д/2(1) э 18 н (Х-П) с О ФХ, = Х + Д/2 На выходе каждого снедающего каскада гк, к е 2, М-) аналогично лолучаются значения з 1 дп (Х -П) т О:дХ = Х -Д/2 111 - , (2)з 1 дп (Х;, -П): ОФХ = Х +Д/2 )сВ последующем кодирующем каскаде компаратор 1, определяет знак (Х , - П) и подает его значение на выход 4,Для выполнения вычислений по формулам (1) и (2) служат блоки взвешенного суммирования 3 в которых величины сопротивления резисторов 29; и 30 удовлетворяют условиям(3)а о - 2 к, 1 е 1, Х,где К - величина резистора обратнойсвязи,Выходной код цифрового измерителя разности аналоговых сигналов представляет собой энакораэрядный код разности (Х-П) на выходах компараторов 1, - 1, т,е.вкдвкХ-П), акдв(Х, П).зь.8 п(Х -П) .Для перехода от этого знакоразрядного кода к обычному двоичному коду достаточно приписать числу знак старшего разряда, остальные разря,цы проинвертировать и сдвинуть их на один разряд влево, в освободившийся младший разряд записать единицу. Врезультате получается сразу дополнительнь:й код. Дополнительных аппаратурных затрат для такого преобразования кода не требуется, кодировка знаков предполагается обьчной, Отрицательные знаки представляются единицей, положительные - нулем. Т,е., на вход регистра 16 сдвига подается код 1 з 1.8 п(Х П) зедп(Х П), етКИ(у ., -П), 11 Потелл 11 ел логической единицы постоянно подагр на вход младшего разряда регистра 16 сдвига, а инверсия знаков сразу снимается с инверсных выходов компараторов.В качестве компараторов могут быть использованы микросхемы с временем задержки включения не более 26 нс в качестве переключателей микросхемы с временем задержки переключения нз более 30 пс и в качестве операционных усилителей - микросхемы со скоростью нарастания вьг. одного напряжения 80 В/мкс. Параметры этих микросхем позволяют обеспечить время преобразования одного разряца не более 181 нс при Х - 10 В, В качестве сумматора могут быть исполь зованы микросхемы, представляющие собой А-разрядные двоичные сумкгаторгя с ускоренным переносом, в качестве регистров - любые мепсросхемы регистров с параллельным занесением, например микросхемы, содержащие шесть В-триггеров с общим стробом и сбросом, в качестве циФроаналоговых преобразователей также могут быть использованы микросхемы, в качестве логики блока 13 - серия микросхем и одновибратор с соответствующей ,ЕС-цепочкой, в качестве регистра 16- микросхемы, представляющие собой 4- разрядные сдвигающие устройства; в качестве дешиФратора также могут быть использованы микросхемы,Устройство, может быть также вегполнено в виде единой большой интегральной схемы, содержащей соответствующие Функциональные блоки. При практической реализации предлагаемого преобразователя следует ИМЕТЬ В ВИДУ, ЧтО РаЗРЯДНОСтЬ тг СВЯ- зана с разрядностью Х и Е соотноше ниемУ=Е 1+2ЕНапример, если М = гг и Е = 3,У = 12 На шину 10 уставки среднего значения может быть подан кодменьшей разрядности, чем У, а именно только У = У-И = 2 старших разрядов. В указанном примере У = 2 =8,время преобразования М = 4 младшихразрядов не более 3.181+26 : 569 нс,При добавлении к этому времени 100 нсна прохождение кода через регистр 16сдвига, сумматор / и запись его врегистр 18 преобразователь может 20 обеспечить частоту дискретизации до1,5 МГц при 12-разрядном представлении отсчетов сигнала, Если же увеличить Х до 8, при 16-разрядном представлении отсчетов сигнала частотадискретизации может достигать 00 кГц.Если границы изменения измеряемого сигнала априорнс неизвестны, вначале на шину 10 подается нулевой код,а на шину 11 - максимальный код. Этопозволяет получить первое приближение 11-разрядным кодом. Используя этоприближение, уменьшают динамическийдиапазон, подавая на шину 10 получае 35 мое среднее значение, а на шину 11код Е, меньший максимального,Фсрмутла изобретения,г 0 1, Аналого-циФровой преобразователь, содержащий источник опорногонапряжения и последовательно соединенные К ко,цирующих каскадов, М)из которых выполнены на компараторе, е 1 пеРвом пеРеключателе и блоке взвешенного суммирования, а И-й кодирующий каскад выполнен на Б компараторе, первый вход каждого е-го комггаратора, кроме первого компаратора,соединен с выходом (-1)-го блокавзвешенного суммирования, вторыевходы компараторов объединены, а прямой выход каждого 1-го компаратораподключен к управляющему входу 1-го 55 первого переключателя, первый вход ко. торого соединен с шиной нулевого потенциала, а выход - спервым входом 1-го блока взвешенного суммирования, второйвход которого объединен с первым вхо1322475 8 25 30 35 40 45 50 55 дом -го компаратора, вторые входы первых переключателей всех кодирующих каскадов объединены, о т л и ч а. ю щ и й с я тем, что, с целью расширения области применения за счет расширения диапазона преобразуемых сигналов и повышения точности преобразования, в него введены входной аналоговый переключатель, аналоговое запоминающее устройство, два цифроаналоговых преобразователя, четыре регистра, дешифратор, регистр сдвига, сумматор, блок формирования сигналов управления, а в каждый из (И) кодирующих каскадов, введен второй переключатель, управляющий вход которого соединен с управляющим входом первого переключателя, первый и второй входы второго переключателя объединены соответственно с вторым и первым входами первого переключателя, выход второго -го переключателя со - единен с третьим входом .-го блока взвешенного суммирования, первый вход первого компаратора соединен с выходом аналогового запоминающего устройства, вход которого соединен с выходом входного аналогового переключателя, первый вход которого является шиной измеряемого сигнала, а второй вход соединен с вторым входом первого компаратора и выходом первого цифроаналогового преобразователя, аналоговый вход которого соединен с выходом источника опорного напряжения и объединен с аналоговым входом второго цифроаналогового преобразователя, выход которого соединен с вторым входом первого переключателя первого кодирующего каскада, прямой выход первого компаратора и инверсные выходы остальных компараторов поразрядно соединены с информационными входами регистра сдвига, выходы которого соединены соответственно с первыми входами сумматора, вторые входы которого соединены с соответствующими выходами первого регистра, информационные входы которого являются шиной уставки кода среднего значения измеряемого сигнала, управляющий вход первого регистра соединен с управляющим входом второго регистра и является шиной записи граФниц диапазона преобразования, цифровые входы второго цифроаналогового преобразователя соединены соответственно с выходами дешифратора, входы которого объединены с управляющими входами регистра сдвига и соединены с соответствующими выходами второго регистра, информационные входы которого являются шиной уставки кода динамического диапазона измеряемого сигнала, выходы сумматора соединены с соответствующими информационными входами третьего и четвертого регистров, управляющие входы которых соединены соответственно с первым ивторым выходами блока формированиясигналов управления, первый вход которого соединен с управляющим входом аналогового запоминающего устройства и является шиной "Пуск", а второй вход соединен с управляющим входом входного аналогового переключателя 20 и является шиной "Режим" преобразования, выходы третьего регистра соединены с соответствующими цифровымивходами первого цифроаналоговогопреобразователя, выходы четвертого регистра являются выходной шиной, ауправляющий вход четвертого регистраявляется шиной "Готовность кода . 2. Преобразователь по п,1, о т -л и ч а ю щ и й с я тем, что блоквзвешенного суммирования выполнен нарезисторах и операционном усилителе,выход которого является выходом блока и соединен через резистор обратной связи со своим инвертирующим входом, первый и второй входы блока со -единены соответственно через первыйи второй резисторы с неинвертирующимвходом усилителя, третий вход блокасоединен через третий резистор с инвертирующим входом.3. Преобразователь по п,1, о тл и ч а ю щ и й с я тем, что блокформирования сигналов управления выполнен на одновибраторе, двух элементах И и элементе НЕ, причем первый вход блока соединен с входом одновибратора, выход которого соединенс первыми входами элементов И, второй вход первого элемента И соединен с выходом элемента НЕ, вход которого соединен с вторым входом второго элемента И и является вторымвходом блока, выходы первого и второго элементов И являются соответственно первым и вторым выходами блока,1322475 г Составитель В, СолодоваТехред А.Кравчук Корректор Редак Горная кма аказ 28 Тира осударств ам изобре Москва Ж исное ическое 55ВНИИПИпо де113035 Производственно-поли 901 П ного комитета СССР ний и открытий 5, Раушская наб.,иятие, г. Ужгород, ул. Проектная,