Преобразователь угла поворота вала в код

СОЮЗ СОВЕТСКИХааюципнааРЕСПУБЛИК с" 08 С 9/ ТЕНИЯ ОБ СА ТОРСИОМЪ он 2 л и соде тймератор ователь по п.1,й с я тем, что,лемента И-НЕ,ген ера ио элеУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ(71) Ленинградский ордена Венинаэлектротехнический институтим. В.И. Ульянова(Ленина)(56) 1. Патент США У 4262666кл. С 08 С 19/16, опублик, 1980,2 Авторское свидетельство СССРВ 470841, кл. С 08 С 9/00, 1973(54)(57) 1. БРЕОБРАЗОВАТЕЛЬ УГЛАПОВОРОТА ВАЛА В КОД, содержащийсельсин-датчик угла поворота валавход которого подключен к выходуисточника напряжения питания блоккомпараторов, вьасоды которого подключены к входам первого дешифратора, аналого-цифровой преобразователь,информационные выходы которого соединены с информационными входаМсблока вычитания, вьасоды которогоподкпючены к счетным входам ревер"сивного счетчика, блок аналоговыхключей, о т л и ч а ю щ и й с ятем, что, с целью повышения точности.преобразователя, в него введены второй дешифратор, элемент И, таймер икомпаратор, источник напряжения питания выполнен импульсным, выходисточника напряжения питания подключен к первому входу блока компараторов, остальные входы которогоподключены к выходам сельснн-датчикаугла поворота вала, вьпсоды первогодешифратора через элемент И подкпючены к управляющему входу блока вычитания, первые три выхода блока компараторов через второй деши тор подключены к управляющим в д м блока аналоговых ключей, информаци иые входы которого подключены к вы,ходам сельсин-датчика угла поворота вала, а выход - к первому входу аналого-циФрового преобразователя и к инверсному входу компаратора, выход которого подключен к первому входу таймера и второму входу аналого-цифрового преобразователя, выход сброса которого подключен к одноименному входу блока вычитания и второму входу таймера, выходы которого подключены к третьему и четвертому, входам аналого-цифрового преобразователя, цифровые выходы которого подключены к информационньи входам блока вычитания, управляющий выход аналого-цифрового преобразователя подключен к прямому входу компаратора.. Преобраз о ч а ющи та ржит два э ер тактовых импульсов, триггер, счетчик и инвертор, первый вход первогоэлемента И-НЕ является, первым входомтаймера, выход первого элемента И-НЕподключен к первому входу триггера,выход которого подключен к первомувходу второго элемента И-НЕ, выходкоторого подключен к счетному входусчетчика, выход которого является однимвыходом таймера и через инвертор подключен к второму входу первого элемента И-НЕ и второму входу тригге-:ра, выход генератора тактовых импульсов является другим выходом таймподключен к второму входу второг643 1125 мента И-НЕ, вход сброса счетчика является вторым входом таймера.3. Преобразователь по п.1, о т - л и ч а ю щ и й с я тем, что блок вычитания содержит триггер, элемент И, инвертор, регистр текущего состояния, регистр предыдущего состояния, два блока элементов ИСКЛЮЧАКБ 1 ЕЕ ИЛИ, три блока элементов И, сумматор, шину опорного напряжения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, управляюший вход первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ является управйяющим входом блока вычитания и через инвертор подключен к управляющему входу второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ информационные входы регистра текущего состояния являются информационными входами блока вычитания, выходы регистра теку щего состояния через второй блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первой группе входов первого блока элементов И и к информационным входам регистра предыдущего состояния, выходы которого через первыйблок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первой группе входов второго блока элементов И, вторые группывходов первого и второго блоков элементов И являются входом сброса блока вычитания и подключены к первомувходу элемента И.и к входу триггера,выход которого подключен к управляющему входу регистра текущего состоянияи к второму входу элемента И, выходкоторого подключен к управляющемувходу регистра предыдущего состояния,выходы первого и второго блоков элементов И подключены к входам сумматора, вход переноса которого подключен к шине опорного напряжения, авыходы - к входам третьего блока эле"ментов И, выходы первого и последнего разрядов сумматора подключены квходам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,выходы третьего блока элементов И иэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ являютсявыходами блока вычитания.Изобретение относится к области систем передачи информации об угловом положещии объекта и может найти применение в системах автоматизации промышленных установок.Известен преобразователь угла поворота вала в код, содержащий сельсин-датчик, последовательно соединен. ные блок демодуляторов, блок компараторов, логическое устройство,аналого-цифровой преобразоватепь и ариф" метическое устройство, блок памяти, сумматор, управляющий вход которого подключен к управляющему выходу логи- ческого устройства, а другой вход подключен к выходу фазового детектора, выделяющего базовый угол 11.Недостатком преобразователя является невысокая точность преобразования в связи с влиянием на результат измерений колебаний амплитуды питающего напряжения.Наиболее близким к изобретению является преобразователь, содержащий сельсин-датчик и последовательно соединенные блок компараторов, дешифратор, блок аналоговых ключей, 15 20 25 по фазе измеряемого сигнала. Вторая погрешность при прямоугольной формепитающего сельсин напряжения вызы 2аналого-цифровой преобразователь, блок вычитания и реверсивный счетчик, причем информационные входы блока аналоговых ключей объедине,ны с соответствующими входами блока компараторов, три демодулятора, входыкоторых подключены к выходам сельсин-датчика, а выходы - к входам блока компараторов, а управляющийвыход дешифратора подключен к другому входу аналого-цифрового преобразователя2 3.Недостатком известного преобразователя является невысокая точностьпреобразования, Обладая низкойметодической погрешностью, преобразователь характеризуется высокойфазовой погрешностью и влияниемвеличины и формы питающего напряжения на результат измерений,Причина фазовой погрешностизаключается в том, что фильтр низкихчастот, лежащий в основе демодулятора,вносит существенное запаздывание3 1125 вает при формировании каждого импульса динамические искажения его фронтов, что выражается в последующем изменении амплитуды измеряемого сигнала. При гармонической форме напряжения;питающего сельсин, динамических искажений нет, но амплитуда сигнала менее стабильна, чем при импульсном питании,10Цель изобретения - повышение точности преобразователя.13Поставленная цель достигается тем, что в преобразователь угла поворота вала в код, содержащий сельсин-датчик угла поворота вала, вход которого подключен к выходу источника напряжения питания, блок компараторов, выходы которого подключены к входам первого дешифратора, ана лого-цифровой преобразователь, инфор-мационные выходы которого соединены с информационными входами блока вычитания, выходы которого подключены к счетным входам реверсивного счетчика, блок аналоговых ключей, введены второй дешифратор, элемент И, таймер и компаратор, источник напряжения питания. выполнен импульсным, выход источника напряжения питания подклю- З 0 чен к первому входу блока компараторов, остальные входы которого подключены к выходам сельсин-датчика угла поворота вала, выходы первого дешифратора через элемент И подклю чены к управляющему входу блока вычитания, первые три выхода блока компараторов через второй дешифратор подключены к управляющим входам бло.ка аналоговых ключей, информацион- , 40 ные входы которого подключены к выходам сельсин-датчика угла поворота нала, а выход - к первому входу аналого-цифрового преобразователя и к инверсному входу компаратора, выход 45 которого подключен к первому входу таймераи второму входу аналогоцифрового преобразователя, выход сброса которого подключен к одноименному входу блока вычитания и второму 50 входутаймера, выходы которого подключены к третьему и четвертому входам аналого-цифрового преобразователя, цифровые выходы которого подклю" чены к информационным входам блока 55 вычитания, управляющий выход аналогоцифрового преобразователя подключен к прямому входу компаратора.4При этом таймер содержит два элемента И-НЕ, генератор тактовых импульсов, триггер, счетчик и инвертор, первый вход первого элемента Й-НЕ является. первым входом таймера, выход первого элемента И-НЕ подключен к первому входу ;тиггера, выход которого .подключен к первому входу второго элемента И-НЕ, выход которого подключен к счетному входу счетчика, выход которого является одним выходом таймера и через инвертор подключен к второму входу первого элемента И-НЕ и второму входу триггера, выход генератора тактовых импульсов является другим выходом таймера и подключен к второму входу второго элемента И-НЕ, вход сброса счетчика является вторым входом таймера. 643 Кроме того, блок вычитания содер" жит триггер, элемент И, инвертор, регистр текущего состояния, регистр предыдущего состояния., два блока элементон ИСКЛЮЧАЮЩЕЕ ИЛИ, три блока элементов П, сумматор, шину опорного напряжения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ является управляющим входом блока вычитания и через инвертор подключен к управляющему входу второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные входы регистра текущего состояния являются информационными входами блока вычитания, выходы регистра текущего состояния через второй блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первой группе входов первого блока элементов И и к информационным входам регистра предыдущего состояния, выходы которого через первый блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первой группе входов второго блока элементов И, вторые группы входов первого и второго блоков элементов И являются входом сброса блока вычитания и подключены к первому входу элемента И и к входу триггера,. выход которого подключен к управляющему входу регистра текущего состояния и к второму входу элемента И, выход которого подключен к управляющему входу регистра предыдущего состояния, выходы первого и второго блоков элементов И, подключены к входам сумматора, вход переноса которого подключен к шине опорного напряжения, а выходы - к входам третьего блокаКцпядп с(;КП,я 1 п(с/. - 120); КУ яп(с + 120),цд =О811С 40 где с - угол поворота вала;П - амплитуда импульсов питающеиго напряжения;К - коэффициент передачи,Огибающие фазных напряжений сельсин-датчика 1 приведены на фиг. 4, Поскольку напряжение на обмотках статора пропорционально, углу поворота только при с 430 , то с помощью блока 2 компараторов (фиг. 1) за полный оборот вала выделяется 12 секторов по 30 каждый. Границы сек торов определяются точками а,Ь,с,й,е, Г,д, (фиг. 4). Блок 2 компараторов через дешифраторы управляет блоэлементов И, выходы первого и последнего разрядов сумматора подключены к входам элемента ИСКЛЮЧАЮЩЕЕИЛИ, выходы третьего блока элементовИ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются вьмодами блока вычитания,На фиг, 1 представлена блок-схемапреобразователя угла поворота валав код; на фиг. 2 - функциональнаясхема таймера; нафиг, 3 - функциональная схема блока вычитания; нафиг. 4 и 5 - временные диаграммы,поясняющие работу преобразователя.Преобразователь содержит датчик1 угла поворота вала в код, блок 2 15компараторов, блок 3 элементов И,блок 4 аналоговых ключей, аналогоцифровой преобразователь 5,.блок 6вычитания, реверсивный счетчик 7,таймер 8, дешифраторы 9 и 10, компаратор 11, элемент И-НЕ 12, триггер 13, элемент И-НЕ 14, счетчик 15,генератор 16, инвертор 17, триггер18 элемент И 19, инвертор 20, регистр 21 текущего состояния, регистр 2522 предыдущего состояния, блоки 23и 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блоки 25 и 26 элементов И сумматор 27,элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 28, блок 29элементов И,Питание обмотки статора сельсиндатчика 1 осуществляется биполярнымипрямоугольными импульсами. При повороте вала сельсин-датчика 1 наугол с на обмотках статора сельсин-датчика формируются напряженияс амплитудами импульсов, зависящими от угла поворота вала,ком аналоговых ключей и аналого-цифровым преобразователем,Амплитуды импульсов обмотки статора преобразуются с помощью преобразователя 5 в двойный параллельныйкод, Для устранения динамической погрешности при преобразовании амплитуды в код процесс преобразования необходимо начинать при установившейсяамплитуде импульсов напряжения питания, т.е. при С ), С(фиг. 5). Сэтой целью в устройство введен таймер 8 (фиг, 1), который запускаетсяв момент появления импульса на входепреобразователя 5 (С =), и по истечении фиксированного времени (1-- ) по управляющемуо4каналу с преобразователя 5 поступаетсигнал разрешающий преобразованиеамплитуды в код и подачу на преобразователь 5 тактовых импульсов. Поокончании преобразования на входыблока 6 вычитания с преобразователя5 поступают код и сигнал, информирующий об окончаниипроцесса преобразования, который также используетсядля сброса таймера 8 в исходное состояние и записи кода с выходов преобразователя 5 в регистры блока 6 вычитания, Для преобразования прямогокода вычитаемого в дополнительныйв,блок 6 поступает управляющий сигнал с выхода дешифратора 10 черезэлемент И 3, Изменение кода реверсивного счетчика 7 производитсяединичными приращениями, поступающими с блока 6 вычитания и имеющимиместо при повороте вала сельсин-датчика 1 на угол, соответствующийодной дискрете, которая определяется параметрами используемого сельсин-датчика 1, чувствительностью компараторов и уровнем питающегонапряжения,Преобразователь работает следующим образом.В исходном состоянии вал сельсиндатчика 1 согласован таким образом,что напряжение на выходах обмотокстатора сельсин-датчика 1 равно ПА = К 11 я.п 0;ПВ = И 1 я 1 п( - 120 )Ус КПляз.п(120 о)Код реверсивного счетчика 7 и блока6 вычитания равен нулю,Напряжение с обмоток статораГсельсин-датчика 1 подается на илвер7 11256 тирующис входы компараторов блока 2, На неинвертирующие входы компараторов блока 2 поданы напряжения питания Б и смещения Б , Ц", величинаиит опт опткоторых подбирается при настройке таким образом, что напряжение на выходе каждого компаратора равно нулю при К= О. При повороте вала сельсиндатчика 1 на угол, соответствуюпдй одному дискрету, на выходе соответ ствующего компаратора блока 2 установится логическая "1".Так как напряжение фаэ статора сельсин-датчика 1 подается на инвертирующий вход компаратора, то сов падение по фазе напряжения П и фагг ит зы статора происходит при углах поворота соответствующей обмотки статора относительно обмотки ротора 3607 о 3 Ъ 180, что приводит к появлению 20 при этих углах напряжения на выходах компараторов П ы,.Цвьиюф соответствующего логической "1", а при углах 180 ) о0-логического О .Для выделения 12 секторов за 25 один оборот вала в блок 2 компараторов введены компараторы, которые устанавливают на выходах Б , .ЛВье 1 фВыгегг (фиг. 3) логическую "1" прй углах обмотки статора относительно обмот- З 0 ки ротора сельсин-датчика 1 150+и180 Мз 30 +и "180 , где и = 0;1; 2 (Фиг. 4).Дешифратор 9 (Фиг. 1) решает задачу Формирования управляющего сигнала (логический "0") на входе аналогового ключа 4 при углах поворота одной из обмоток статора относительо но обмотки ротора на углы 30 Ъо 3 -30, благодаря чему напряжение данной .40 фазы БЕ о через аналоговый ключ поступает на вход преобразователя 5, Дешифратор 10 формирует логический "0" на выходе Ь , если амплитуда биполярных импульсов начинает уменьшаться, тогда как угол поворота вала увеличивается (Фиг, 4) . Для получения единичных приращений в вычитающем устройстве 6 (Фиг .3) имеется два регистра 21 и 2", в которые с выхода ЦАП 5 записываются кеды текущего и предыдущего преобрд зоппния, используются разные участки ог иПреобразуемое напряжение с .выхода блока 4 аналоговых ключей подается на инвертирующий вход компаратора 11,50 который запускает таймер 8 и устанавливает уровень логической на информационном входе аналогоцифрового преобразователя 5, осуществляется формирование сигнала, 55 разрешающего преобразование амплитуды измеряемого импульса в цифровой код по истечении определенного времени с момента появления импульса(С ) й 1 гдезадается регистром15 (фиг. 2).В исходном состоянии на выходеуправления таймера 8 установлен потенциал логического 0", запрещающий прохождение тактовых импульсовдля преобразования сигнала с выходакомпаратора 11 в код аналого-цифровымпреобразователем 5 до тех пор, покана выходе "Управление" таймера 8 неустановится уровень логической "1",Далее в аналого-цифровом преобразователе 5 осуществляется процесспоразрядного уравновешивания, по окончании которого на выходе "Сброс" преобразователя 5 появляется импульссброса таймера 8 в исходное состояние и записи результата преобразования в регистры вычитателя 6,При появлении первого (после сброса таймера в исходное состояние) тактового импульса преобразователь 5устанавливается в исходное состояние - процесс преобразования амплитуды входного сигнала в код закончен,Время преобразования аналого-цифрового преобразователя 5 Т = и Т , гдеи - разрядность преобразователя 5;Т- период тактовых импульсов,По окончании преобразования навыходе компаратора 11 вновь устанавливается уровень логической "1" иповторно запускается таймер 8. Времяповторного запуска подбирается вовторой половине измеряемого импульса,тогда повторное преобразование амплитуды в код приходится на период,паузы 1 = С 2 (фиг. 5) и на выходекомпаратора 11 установится логический "О". В результате повторногопреобразования на всех выходах ЛЦП 5установятся нули. Процесс пробразования амплитуды в код повторяетсяаналогично в каждый период питающего сельсин-датчик 1 напряжения.При этом изменение кода реверсивногосчетчика 7 производится единичнымиприращениями, поступающими с вьг гитагощего устройства 6 и имеющими остопри изменении кода преобразователя 59 112 бающих напряжений. Если амплитуда выходного импульсного напряжения нарастает с увеличением угла (участка аЬ, сй, еГ (Фиг. 4), то для получения единичных приращений в вычитаю-щем устройстве необходимо вычесть из текущего значения кода об предыдущее о; и наоборот, если с увеличением угла поворота вала амплитуда уменьшается (участки Ьс,ей ), то 10 необходимо выполнить операциюс -ЫЗапись текущего кода с преобразователя 5 в регистр вычитающего устройства 6 осуществляется по переднему Фронту импульса с выхода д преоб разователя 5, что иллюстрирует таблица состояний за полный оборот вала сельсина. При повторном появлении импульса 20 с выхода 4 происходит перезапись из регистра кода текущего преобразования в регистр кода предыдущегопреобразования. Дпя выполнения операции вычитания вычитаемое преобразуется 25 в обратный код, Для этой цели в вычитающем устройстве б (фиг. 1 и 3) выходыобоих регистров 21 и 22 поразрядно подкЛючены к первым входам, блоков 23 и 24 элементов ИСКЛЮЧАЮЩЕЕ З 0 ИЛИ, на вторые входы которых подан сигнал с выхода Ь элемента И 3 (Фиг. 1). При появлении логической "1" на этом выходе прямой код с регистра 21 текущего состояния блоком0-30 30 - 60 60 - 90 90 - 120 120 - 150 150 - 180 180 - 210, 210 - 240 240 - 270 А.- с1-1 В А- сС1-1 10 270 - ЗОД 300 - 330 В 330 - 360 12 А 5643, ,103 преобразуется в обратный, при появ.ленни логического "0" код на выходеблока 23 элементов ИСКЛЮЧАЮЩЕЕ ИЛИостается прямым.На сумматор вычитающего устройства 6 коды текущего и предыдущегопреобразований поступают поразрядночерез блоки 25 и 26 элементов Итолько при появлении разрешающегосигнала с выхода преобразователя 5(фиг. 1), что повышает помехозащищенность схемы, На выход переносасумматора Р ( фиг. 3) подано напряжение, соответствующее уровню логической "1" для преобразования обратного кода вычитаемого в дополнительный, в результате на выходе сумматора результат будет представленлибо в прямом коде 00001, либов дополнительном 11111.Блок 29 элементов И и элементИСКЛЮЧАЮЩЕЕ ИЛИ 28 (Фиг. 3) анализируют код на выходе сумматора вычитающего устройства 6, т.е. припрямом коде в счетчик 7 заносится+1, при дополнительном -1. Такимобразом, при вращении вала сельсиндатчика 1 в положительном направлении, на выходе счетчика 7 будетпрямой код, при вращении в противоположном направлении " дополнитель.ный.Технико-экономический эффект предлагаемого преобразователя обусловлен его техническими преимуществами.8 Тираж 568ВНИИПИ Государственного комитпо делам изобретений и откр 3035, Москва, Ж, Раушская аз 8543 Подписа СССРийб, д, 4/5