Преобразователь информации

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК А 3 М 1/48 3 0 И налов позволяет п йствие и точность 3 быстродеования.и содержутатор 4ватель (ИАП овысить преобра нформац 2 ко тво ССС1982,о СССР8,вления иого-цифро"ифратора 3,стров 9 и ходшРМАЦИИ м сигналом с ностью, определстарших разрядо1 з,п, ф-лы, .5 к вычисользование о кода. в отки си ГОСУДАРСТВЕННЫИ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ПИСАНИЕ ИЗОБРЕА ВТОРСНОЬЮ СВИДЕТЕЛЬСТВ(57)Изобретение относитсялительной технике. Его ив системах передачи и обр Преобразователь запоминающий блцифроаналоговый 5, регистр 8, б сумматор 12, Вв вого преобразов ЦАП Ь, дешифрат 1 О и шины 13 ло печивает ежетак ммпреобразолок 11 упрдедение аналателя 1, шора 7, регигической единицытное слежение замаксимальной погяемой последнимИзобретение относится к вычислительной технике и может быть использовано в системах .передачи и обработки сигналов,Це.пь изобретения - повышение быстродействия и точности преобразования,На Фиг,1 приведена блок-схемапреобразователя информации ; нафиг,2 - блок управления, на фиг,З -временные диаграммы работы преобразователя.Преобразователь информации содержит аналого-цифровой преобразователь(АЦП) 1, запоминающий блок 2, шифратор 3, коммутатор 4, первый и второй цифроаналоговые преобразователи(ЦАП) 5 и 6, дешифратор 7, первыйтретий регистры соотьетственно 8-10,блок 11 управления и сумматор 12, атакже шину 13 логической единицы, 20вход 14, иервые 15, вторые 16, третий17 выходы.Блок 11 управления выполнен (Фиг,2)на генераторе 18 импульсов, элементеИЛИ 19, элементе И 20, триггере 21, 25первом-четвертом элементах 22-25 задержки Блок 11 управления содержитвход 26 и первый-шестой выходы соответственно 27-32,Преобразователь информации работа" 30ет следующим образомПодаваемый на вход 14 аналоговыйсигнал, например напряжение 0, меняющееся в пределах 0 - Омск (Фигпреобразуется в АЦП 1 в параллель в 35ный двоичный код А:=М, ,И, где М - кодстарших в разрядов; 11 - код младших иразрядов, причем к = и и равны, например,4Если напряжение О,д изменяется40в таких пределах, что значение М =-.- сопэ, АПП работает в режиме оцифровки младших разрядов, При этом поФронту каждого тактового импульса(Фиг.Зб) в запоминающий блок 2 записы. "вается очередное значение унитарногокода с выходов ЛЦП 1, Шифратор 3 преобразует унитарный код в двоичный(фиг.Зв), который через коммутатор 4гОпоступает в первый регистр 8, По фрон-ту импульса (фиг,Зг), поступающегона первый управляющий вход этого регистра 8, изменяется значение кода й(Фиг.3 д) на первых выходах 15 преоб-,г 5разователя,Если напряжение 08 изменяетсятак, что значение М, например, увеличивается (уменьшается), по фронту очередного тактового импульса (фиг,Зб) на выходах шифратора 3 появляется коц 1111(0000)(фиг,Зв), Дешифраторвырабатывает команду на перестройку (фиг,Зе), которая поступает на вход 26 блока 11 управления. По фронту импульса (Фиг.Зг), поступающего на управляющий вхоц регистра Ы, код й 1 на вь.ходе младших разрядов преобразователя (фиг,Зд) принимает знач ение 1111(0000), Затем с выхода 31 блока 11 управления поступает импульс начальной установки (фиг,Зж) на установочные входы регистров 9 и 10, в результате чего на их выходах независимо от наличия сигналов на инфор.мационных входах устанавливаются коды 1111 и 0000 соответственно (фиг.Зи), ЦЛП з и 6 преобразуют указанные коды1в опорные напряжения О =О иоп 16 максО,п = О, которые поступают на первыйи второй управляющие входд АЦП 1,обеспечивая таким образом, его работу в режиме оцифровки старших разрядов, Одновременно блок 11 управленияна втором выходе 28 вырабатывает сиг;нал на переключение коммутатора 4(ФигЗл). Далее блок 11 управлениявырабатывает на первом выходе 27внеочередной тактовый импульс (фиг.Зб),по Фронту которого в запоминающийблок 2 записывается новое значение М(1111 или ОООО) унитарного кода старших разрядов с выходов ЛЦП 1,Шифратор 3 преобразует унитарный код в двоичный (фиг.3 в), который поступает на дешифратор 7 и коммутатор 4 Дешифратор 7 снимает команду на перестройку (Фиг.Зе), а новое значение М кода старших разрядов через коммутатор 4 подается на информационные входы регистра 8 и сумматора 12, где к этому коду прибавляется единица, поступающая с шины 13, Код (М+1) подается на информационные входы регистра 9. Блок 11 управления вырабатывает импульс записи старших разрядов (фиг,Зи), по фронту которого в регистры 9 и 10 записываются коды (М+1) и М соответственно, в результате чего на вторых выходах 16 преобразователя устанавливается код М старших разрядов. ЦАП 5 и 6 преобразуют коды (М+1) и М в соответствующие опорные напряжения О Ь 0 и 0 ,Ооп - 6 оп 1 Вхкоторые подаются на первый и второй1322476 4я гера 21, который снимает сигнал переключения коммутатора 4 (фиг.Зл).Таким образом, в режиме слежениявыходной код преобразователя соответствует изменяющемуся входному нап 5е- ряжению ежетактно, при этом оцифровкастарших разрядов происходит по специально организованному автоматному "циклу, расположенному в паузе между ов 10 тактовыми импульсами,Кроме того, в режиме слежения заскачкообразно изменяющейся входнойаналоговой величиной максимальная погуправляющие входы АЦП 1, обеспечиваего работу в режиме оцифровки младших разрядов, Блок 11 управления вырабатывает импульс сопровождения(фиг,Зн) на третьем выходе 17 преобразователя для оповещения потребитля о факте смены кода старших разрядов, а также снимает сигнал на переключение коммутатора 4 (фиг.Зл),Процесс оцифровки старших разрядокончен. Очередной тактовый импульс(фиг,Зб) инициирует оцифровку младших разрядов,Цепи установки элементов в исходное состояние условно не показаны. 15Блок 11 управления (фиг,2) работает следующим образом.Генератор 18 вырабатывает импульсы заданной частоты и скважности,которые через элемент ИЛИ 19 поступают на первый выход 27 в виде тактовых импульсов (фиг,Зб), а через первый элемент 22 задержки - на третийвыход 29 в виде импульсов записи кодамладших разрядов в регистр 8 фиг,Зг),25Если на выход 26 блока 1 приходит команда не перестройку в видеуровня логической единицы (фиг,Зе),импульс с выхода элемента 22 задержки через элемент И 20 поступает на 30четвертый выход 30 в виде импульсаначальной установки регистров 9 и 10(фиг,Зж), Импульс с выхода элементаИ 20 поступает на 8-вход триггера21, который формирует на втором выходе 28 сигнал на переключение коммутатора 4 (фигЗл).Импульс с выхода элемента И 20через второй элемент 23 задержки иэлемент ИЛИ 19 поступает на первый 40выход 27 в виде внеочередного тактового импульса заштрихованный импульс (фиг,Зб). Спустя некоторое время, определяемое задержками срабатывания блоков 2,3 и 7 преобразователя, 45команда на перестройку (фиг,Зе) снимается, запрещая прохождение импульсов через элемент И 20,Импульс с выхода элемента 23 задержки через третий элемент 24 задержки поступает на пятый выход 31 в виде импульса записи старших разрядов (фиг,Зи) и далее через четвертый элемент 25 задержки на шестой выход 32 и виде импульса сопвововпеииа 1 иг,зи), Импульс с выхода элемента 25 задержки поступает также на В-вход тригрешность ее измерения не может превышать значения (и+1)-го разряда в течение одного периода тактовой часготы, что, например, для ш = и = 4 составляет 6 Е О,тогда как у известного преобразователя указанная погрешность может достигать 1 ООЕ ПйаМрКс в течение нескольких периодов тактовой частоты,Формула и з о б р е т е н и я Преобразователь информации,содержащий запоминающий блок, первыйрегистр, выходы которого являютсяпервыми выходами преобразователя,коммутатор, первые выходы которогоподключены к первым входам сумматора,выходы которого соединены с информационными входами второго регистра,выходы которого подключены к входам первого цифроаналогового преобразователя, блок управления, первый-четвертый выходы которого соединены с управляющими входами соответственнозапоминающего блока, коммутатора, первого и второго регистров, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия и точности преобразования, в преобразователь введены аналого-цифровой преобразователь, шифратор, дешифратор, второй цифроаналоговый преобразователь, третий регистр и шина логической единицы, второй вход сумматора подключен к шине логической единицы, выходы запоминающего блока через шифратор соединены с входами дешифратора и информационными входами коммутатора, вторые входы которого подключены к информационным входам первого регистра, выход дешифратора соединен с входами блока управления, пятый выход которого соединен с установочными входами второго и третье 1322476го регистров, информационные и уп=, равляющий входы третьего регистра подключены соответственно к первым выхо" дам коммутатора и четвертому выходу блока управления, выходы третьего регистра подключены к входам второго цифроаналогового преобразователя и являются вторыми выходами преобразователя, выходы первого и второго цифроаналоговых преобразователей со- Ю единены с одноименными управляющими входами аналого-цифрового преобразователя, информационный вход которого является входом преобразователя, выходы аналого-цифрового преобразова теля подключены к информационным входам запоминающего блока, шестой выход блока управления является третьим выходом преобразователя.2.Преобразователь по п.1, о т - 20 л и ч а ю щ и й с я тем, что блок управления выполнен на триггере,элементе И, элементе ИЛИ, элементахзадержки и генераторе импульсов,выход которого подключен к первомувходу элемента ИЛИ и через первыйэлемент задержки к первому входу эле"мента И, выход которого соединен свходом второго элемента задержки иБ-входом триггера, выход второго эле"мента задержки подключен к второмувходу элемента ИЛИ и через соединенные последовательно третий и четвертый элементы задержки к К-входутриггера, второй вход элемента И является входом блока управления, выход элемента ИЛИ, прямой выход триггера, выходы первого и третьего элементов задержки, выход элемента И ивыход четвертого элемента задержкиявляются соответственно первым-шестым входами блока управления,3322476 Ш 77 Составитель О.РевинскийТехред А.Кравчук Корректор С,Черни Редактор И,Горная Заказ 2878/55 Тираж 903 Подписное ВВИИПП Государственного комитета СССР по делам изобретений и открытий 113035, москва, Ж, Раущская наб., д,4/5