Цифровой линейный интерполятор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 9)Я 1)4 С 05 В 19/1 ИЗОБРЕТЕН ПИ КА ельство СССР9/18, 1976.Искусство1983, тГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ СКОМУ СВИДЕТЕЛЬСТВ(71) Винницкий политехнический институт(54) ЦИФРОВОЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТО(57) Изобретение относится к автомтике и вычислительной технике и может быть использовано в выводныхграфических устройствах с линейными и матричными, органами регистрации, а также в станках с программным управлением, в которых использованы линейные и матричные исполнительные органы. Целью изобретенияявляется повышение быстродействияцифрового линейного интерполятора.Цифровой. линейный интерполятор содержит первый 1 и второй 2 регистры координатных приращений, блок 3сравнения, входной коммутатор 4,блок 5 управления, делитель 6 координатных приращений, двоичный 7 и накопительный 8 сумматоры, первый 10 ии второй 9 коммутаторы. Введение вцифровой линейный интерполятор второго коммутатора 9 позволяет увеличить аего быстродействие за счет сокращения времени формирования многоразрядных приращений по ведущей координатев каждом такте интерполяционного цик- СМла. 1 з.п. ф-лы, 5 ил.1 131 О 77Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в выводных графических устройствах с линейными иматричными органами регистрации, а 5также в станках с программным управлением, в которых использованы линейные и матричные исполнительные органы.Цель изобретения - повышение быстродействия интерполятораНа фиг.1 изображена схема цифрового линейного интерполятора; нафиг,2 - пример воспроизведения интерполятором отрезка прямой линии, заданного приращениями ДХ=15, ЬУ=4; нафиг.3 - функциональная схема реализации блока управления; на Фиг.4функциональная схема реализации накопительного сумматора; на фиг,5 - временные диаграммы работы интерполятора, соответствующие примеру приведенному на фиг.2.Цифровой линейный интерполяторсодержит первый 1 и второй 2 регистры координатных приращений, блок 3сравнения, входной коммутатор 4,блок 5 управления, делитель 6 координатных приращений, двоичный7 и накопительный 8 сумматоры, вто-. 30рой 9 и первый 1 О коммутаторы, первыйинформационный вход 11, управляющийвход 12, второй информационный вход13, вход 14 Пуск", стробирующийвыход 15, выход 16 "Конец интерполяции", второй выход 17 блока управления, первый 18 и второй 19 информационные выходы интерполятора иуправляющий выход 20.Блок 5 управления (Фиг,3) содержит формирователь 21 импульса повключению питания, первый элементИ 22, генератор 23 импульсов, первый24 и второй .25 триггеры, второй 26и третий 27 элементы И, счетчик 28 45импульсов.Накопительный сумматор 8 (Фиг.4)содержит комбинационный сумматор 29и регистр 30.Цифровой линейный интерполятор работает следующим образом.В регистры 1 и 2 координатныхприращений по сигналу на управляющемвходе 12 записываются соответственноприращения ДХ и дУ, задающие отрезок, 55а блоке 3 сравнения осуществляетсясравнение величин д Х и аУ. При ЛХ7 ДУ на выходе блока 3 сравнения появляется уровень логической единицы,который обеспечивает передачу приращений д Х и дУ, поступающих с первого 1 и второго 2 регистров координатных приращений, соответственно на второй и первый выход входного коммутатора 4, При дХ ( дУ на выходе блока 3 сравнения появляется уровень логического нуля, обеспечивающий передачу значений й Х и д У соответственно на первый и второй выход входного коммутатора 4. Таким образом, на информационный вход блока 5 управления и первый вход делителя 6 всегда поступает меньшее из приращений, а на второй вход делителя 6 - большее. В делителе 6 осуществляется деление большего приращения на меньшее, причем целая часть отношения большего приращения на меньшее выставляется на первом выходе делителя 6, а дробная часть - на втором выходе делителя 6. Значение целой части отношения большего приращения на меньшее поступает на информационный вход двоичного сумматора 7 и складывается со значением логической единицы, поступающей на вход переноса сумматора 7. Поскольку вторые информационные входы двоичного сумматора 7 заземлены, то на его выходе будет сформировано значение К+1, где К - целая часть отношения большего приращения на меньшее. Поскольку блоки 4 и 6 - асинхронные, то значение К+1 на выходе двоичного сумматора 7 будет неизменным до момента записи новых значений координатных приращений в регистры 1 и 2 координатных приращений. Нулевой уровень сигнала на входе 14 "Пуск" интерполятора является активным сигналом записи в блок 5 управления значения меньшего приращения, определяющего число тактов в полном цикле работы интерполятора. Единичный уровень на третьем выходе блока 5 управления удерживает накопительный сумматор 8 в нулевом состоянии. Указанные действия предшествуют процессу интерполяции и составляют цикл подготовки.Интерполирование заданного отрезка прямой начинается с появлением логической единицы на входе 14 "Пуск" интерполятора. При этом на третьем выходе блока 5 управления появляется сигнал логического нуля, не являющийся активным по отношению ксигналу установки в нулевое состояние накопительного сумматора 8. Навтором выходе 17 блока 5 управления формируется серия управляющих импульсов. С появлением переднего фронта каждого из указанных импульсов в накопительном сумматоре 8 выполняется 5 микрооперация суммирования дробной части отношения большего приращения на меньшее со значением дробной части предыдущей суммы. При отсутствии переполнения из сумматора 8 на вы- О ход коммутатора 9 передается значение К с его первого входа.Указанное значение равно целой части отношения большего приращения на меньшее. При возникновении переполнения из сумматора 8 коммутатор 9 обеспечивает передачу значения К+1, сформированного на втором входе коммутатора 9, на его выход. В зависимости от значения сигнала на выходе 20 блока 3 сравнения осуществляется передача значений К или К+1 на второй 18 или третий 19 информационные выходы интерполятора. При д Х 7 д У первый выход коммутатора 10 соединен с элементами регистрации горизонтального линейного или матричного органа регистрации, а второй - со счетчиком строк блока управления органомрегистрации (не показаны), при йХ ( ( йУ первый выход коммутатора 1 О соединен со счетчиком столбцов, а второй - с элементами регистрации верти-. .кального линейного (или матричного) органа регистрации. Стробирование 35 многоразрядных приращений на втором 18 и третьем 19 информационных выходах интерполятора осуществляется сигналом логической единицы на стробирующем выходе 15 интерполятора. Для обеспечения принципа единой временной организации сигналы на стробирующем выходе 15 интерполятора и втором выходе блока 5 управления формируются в противофазе. При этом на од- ном из выходов первого коммутатора 10, соответствующего ведущей координате, выставляется значение К или К+1, а на другом, соответствующем ведомой координате 1и нЗначения многоразрядных приращений К или К+ поступают на регистрирующие элементы (не показаны), а значение единицы - в счетчик строк или счетчик столбцов, причем послед-няя отрабатывается после отработки приращений К или К+1 по ведущей координате.Число тактов в полном цикле работы интерполятора не заВисит от соотношения координатных приращений и равно величине меньшего из них:ЬХ, при Х(дУ Т 4ВУ, при дХ )лУЛогическая единица на выходе 16Конец интерполированиян сигнализирует об окончании интерполяции струпа прямой.Блок 5 управления работает следующим образом,По включению питания на выходе блока 21 формируется отрицательный импульс, устанавливающий первый 24 и второй 25 триггеры в нулевое состояние. Длительность указанного импульса определяется времязадающими элементами формирователя 21. На инверсном выходе элемента 25 устанавливается уровень логической единицы, сигнализирующий о запросе интерполятором исходных приращений. После записи приращений, определяющих аппроксимируемый отрезок прямой, в регистры 1 и 2 координатных приращений и окончания цикла подготовки поступает сигнал "Пуск" на вход 14 интерполятора. Передним фронтом указанного сигнала в счетчике 28 Фиксируется значение меньшего приращения, поскольку активный уровень записи в счетчик 28 - нулевой. Передним фронтом сигнала Пуск интерполятора триггер 24 устанавливается в состояние логической единицы. Переднимфронтом импульса, поступающего с прямого выхода генератора 23 импульсов, триггер 25 устанавливается в состояние логической единицы, поскольку на его информационный вход поступает уровень логической единицы с прямого выхода первого триггера 24. Это, в свою очередь, разрешает прохождение импульсов с выхода генератора 23 импульсов на выход элементов 26 и 27.С каждым импульсом с выхода генератора 23 импульсов при единичном состоянии триггера 25 значение счетчика 28 уменьшается на единицу, При переходе счетчика 28 с ну;. левого состояния в состояние 2 -1, где и - разрядность счетчика, на его выходе Р формируется сигнал переноса. Указанным сигналом триггер 24 переводится в состояние логичес1310779 Формула кого нуля. С появлением переднего фронта импульса от генератора 23 триггер 25 также устанавливается в состояние логического нуля, запрещая прохождение импульсов на выход элементов И 26 и 27. На выходе 16 "Конец интерполяции" устанавливается сигнал логической единицы, сигнализирующий об окончании интерполяции заданного отрезка. Число импуль- Ю сов, сформированных на выходе элементов И 26 и 27, равно меньшему координатному приращению, причем импульсы с выхода элемента И 26 обеспечивают микрооперацию суммирования в на копительном сумматоре 8, а импульсы с выхода элемента И 27 стробируют ны- ходные многоразрядные приращения.Формирователь 21 импульса по включению питания выполняется по извест ной классической схеме на основе логического элемента с времязадающей цепочкой. В цифровом линейном интерполято 25 ре выражение для многоразрядных приращений в д-м такте принимает вид К; = К Л здп Г 1 у (К+1) Л з у Р где Р - значение переноса из накопительного сумматора 8 на 1-мшаге;К - значение целой части отношеДХ ДУнияпри дХЗаУ и - приДХ ( й 7. Введение в предлагаемый цифровой линейный интерполятор дополнительно го коммутатора, обеспечивающего выдачу одного из двух многоразрядных при-. ращений по ведущей координате, отличающихся на единицу сформированных в цикле подготовки и не изменяющих 5 ся впроцессе интерполяции, позволяет уменьшить время цикла интерполяции по отношению к известному устройству на времяТ = Т(Т- Тк)50 где Т, - число тактов в полном цикле интерполяции;Т - время суммирования в двоичнОм комбинационном суммато-,ре;Тк - время коммутации многоразрядных приращений коммутатором. 6изобретения. Цифровой линейный интерполятор, содержащий двоичный и накапливающий сумматоры, входной коммутатор, блок сравнения, блок управления, делитель координатных приращений, первый коммутатор, первый и второй регистры координатных приращений, информационные входы которых являются соответственно. первым и вторым информационным входом интерполятора, выходы регис 1 ров координатных приращений подключены к информационным вхОдам входного коммутатора и входам блока сравнения, выход которого соединен с управляющим входом первого и входного коммутаторов, пер - ный выход входного коммутатора соединен с информационным входом блока управления и с первым входом делителя координатных приращений, а .второй выход входного коммутатора подключен к второму нходу делителя координатных.приращений о т л и ч а ю - щ и й с я тем, что, с целью повышения быстродействия, введен второй коммутатор, первый информационный вход которого подключен к первому ныходу делителя координатных приращений и к первому информационному входу двоичного сумматора, второй информационный вход нторого коммутатора соединен с выходом двоичного сумматора, а управляющий вход - с выходом переноса накапливающего сумматора, информационный вход которого соединен с вторым выходом делителя координатных приращений, первый и второй упранляющие входы накапливающего сумматора подключены соответственно к второму и третьему выходам блока управления, вторые информационные входы двоичного сумматора заземлены, а вход переноса подключен к сигналу логической единицы, выход второго коммутатора соединен с вторым информационным входом первого коммутатора, старшие разряды первого информационного входа которого заземлены, а младший разряд подключен к сигналу логической единицы, первый и третий выходы блока управления являются соответственно стробирующим выходом и выходомКонец интерполяции" интерполятора, первый и второй выходы первого коммутатора являются соответственно первым и вторым информационными выходами ин 1310779терполятора, выход блока сравненияявляется управляющим выходом интерполятора, управляющий вход интерпо-.лятора подключен к управляющим входам первого и второго регистров координатных приращений, а вход "Пуск"интерполятора соединен с управляющим входом блока управления. 2. Интерполятор по п. 1, о т л и ч а ю щ и й с я тем, что блок управления содержит формирователь импульса по включению питания, генератор импульсов, первый и второй Э-триггер первый, второй и третий элементы И, 15 счетчик, информационные входы которого являются информационными входами блока, а первый управляющий вход соединен с управляющим входом первого Р-триггера и является управляю щим входом интерполятора, второй управляющий вход соединен с выходом второго элемента И, а выход переноса - с первым входом первого элемента И, второй вход которого: соединен с выходом формирователя импульса по включению питания и установочнымм К-входом второго Р-триггера,а выход - с установочным К-входомпервого 0-триггера, информационныйвход которого подключен к сигналулогической единицы, а выход. - к информационному входу второго Р-триггера, управляющий вход которого,соединен с прямым выходом генератора импульса и первым входом второго элемента И, а выход - с вторым входомвторого и первым входом третьего элементов И, инверсный выход генератораподключен к второму входу третьегоэлемента И, выход которого является первым выходом блока, выход второго элемента И и инверсный выходвторого 0-триггера являются соответственно вторым и третьим выходамиблока.1310779 ирием приращений Составитель И.Швец Техред.Л. Сердюкова Редактор Е.Коп ректор М. Демчик Заказ 18 исное оизводствен 1 Г Прямой Блока/43 Тираж 864 ПоВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Е, Раушская наб., д. 4 олиграфическое предприятие, г.ужгород ул.Проектная,