Псевдостохастический анализатор спектра

(9) (1 б Р 15/3 дляв реизобПост нало Цельойства.я за счет оит из ычи ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Специальное проектно-конструкторское и технологическое бюро попогружному электрооборудованию длябурения скважин и добычи неФти Всесоюзного научно-производственногообъединения "Потенциал"(57) Изобретение относится к в слительной технике и предназначено ктрального анализа с ном масштабе времени етения - упрощение уст вленная цель достигает того, что анализатор с преобразователя напряжения в псевдослучайную последовательность импуль-"сов, двух псевдостохастических умножителей, двух реверсивных счетчиков.трех блоков памяти, трех регистровсдвига, пяти блоков элементов И, семи коммутаторов, элемента ИЛИ, шестиэлементов И, четырех элементов НЕ,счетчика адреса, сумматора. дешифратора, группы элементов ПЕ, двух блоков сравнения, нуль-органа, циклического регистра сдвига, регистра,генератора тактовых импульсов, триггера, Формирователя импульсов, 1 ил,-35 40 552Изобретение относится к вычислительной технике и предназначено дляспектрального анализа сигналов вреальном масштабе времени,Целью изобретения является упрощение устройства.На чертеже представлена блок-схема анализатора спектра.Анализатор содержит преобразователь 1 напряжения в псевдослучайнуюпоследовательность импульсов, включающий цифроаналоговый преобразователь и блок сравнения, генератор2 И гармонических функций 2, псевдостохастические умножители 3 и 4,два реверсивных счетчика 5 и 6, блоки 7 и 8 памяти (компонент спектра).Генератор 2 содержит блок 9 памяти(значений аргумента), три регистра10-12 сдвига, охваченные обратнойсвязью (СРОС), пять блоков элементовИ 13-17, четыре коммутатора 18-21,элемент ИЛИ 22, шесть элементов И23-28, четыре элемента НЕ 29-32,счетчик 33 адреса, сумматор 34, дешифратор 35, группу 36 элементов НЕ,коммутаторы 37 и 38, блоки сравнения39 и 40, нуль-орган 41, циклическийрегистр 42 сдвига, регистр 43, вустройство входят генератор 44 тактовых импульсов, триггер 45, формирователь 46 импульсов и коммутатор 47.Взаимная некоррелированность последовательностей на выходах коммутаторов 18-21 достигается путем установки каждого из сдвиговых регистров10-2 в различные начальные состояния, при которых дальнейшая работарегистра осуществляется со взаимнымсдвигом на некоторое число тактов,Требуемые значения сдвигов находятсяпо следующему правилу. Записываютсясостояния разрядов, например, сдвигового регистра 10 в первом такте ввиде рядаосп (фшв швэф шр ъв шд вгде т;е 0,13;1,п - число разрядов регистра.Затем записываются состояния этихже разрядов в последующих тактах ввиде соответствующих сумм по модулюдва состояний разрядов в первом такте, т.е. состояние каждого-горазряда ( =1,и) в-м такте записывается в виде: 78885 2где ,В - символ суммирования по модулю два,В том случае, если при=К длялюбоговыполняется соотношение 5вав2 где р- максимальный номер разряда, используемого в (1) для данного, то К является требуемым значением сдвига между сдвиговыми регистрами 10-12В соответствии с рассмотренным алгоритмом рассчитаны значения сдвигов К, которые сведены в табл, 1 Т а б л и ц а 1т 5 6 7, 8 9 сдвигиК.2 К 6,12 8,16 16,32 8,16 11,22 Конкретные значения двоичных кодов начальных состояний регистров 10-12 сдвига получают путем моделирования состояний регистра 10 сдвига в начальном (исходном) К-м и 2 К-м так тах. Например для 8-разрядных регистров имеем:регистр сдвига 10-11111111-ОООО (3) Устройство работает следующим образом,В устройстве реализуется вычисление 2 И-компонент непрерывного спектра сигнала с(1) по формулам ФурьеА=- с(1)ЯпИ 1 Ы, К =1,Н (4)11в,- - (с)сови; а,Оогде Т - время анализа сигнала.После нажатия кнопки "Пуск" включается генератор 44 тактовых импульсов, с помощью формирователя 46 об"разуются сигналы занесения единицы"на вход первого разряда циклическогорегистра 42, обнуления счетчика 33адреса, занесения в сдвиговые регистры 10-12 двоичных кодов согласно (3),Триггер 45 устанавливается в единичное состояние. Выход триггера 45 соединен с входами обнуления в регистре43 и реверсивных счетчиках 5 и 6, всвязи с чем они обнулены, Для уста 3 1278 новки в блоках 7 и 8 памяти значений "машинного" нуля (0,1000) на вход старшего разряда регистров блоков 7 и 8 памяти (компонент спектра) подается "единица" через коммутатор 47, управляемый с выхода триггера 45. Импульсы с выхода генератора 44 начинагст поступать на шину сдвига цикли 1 ческого регистра 42. С выхода первого разряда этого регистра импульсы 10 поступают на вход счетчика 33 адреса по модулю Б. За время прохождения (Б) импульсов на вход счетчика 33 по сигналам записи с выхода четвертого разряда регистра 42 в блок 9 па- г 5 мяти записываются по всем Б адресам нулевые состояния с выходов регистра 43, а в блоки 7 и 8 памяти - нулевые состояния с выходов счетчиков 5 и 6, за исключением старшего разряда ре гистров памяти, в который записывается "единица" (устанавливается "машинный нуль").С появлением Б-го импульса возни-, кает импульс на выходе цепи обратной связи счетчика 33 по модулю Б (при Б " 2 , где г - разрядность счетчика, возникает импульс переполнения), который устанавливает триггер 45 в "нулевое" состояние. В регистре 43 30 и счетчиках 5 и 6 снимается "нулевое" состояние. На вход старшего разряда регистра блоков 7 и 8 памяти вновь поступает сигнал с выхода старшего разряда счетчика 5 и 6 Начинается обработка входных сигналов в соответствии с алгоритмом (4), Рассмотрим образование кодов аргумента Х в блоке 9 памяти.4 ОИзменение адреса в блоке 9 памяти,совпадает по времени со считыванием из блока памяти. Двоичный кодсчетчика 33 адреса суммируется насумматоре 34 с двоичным кодом, считываемым из ячейки блока 9 .памяти,адрес которой соответствует двоичному, коду счетчика 33,По сигналу с второго разряда циклического регистра 42 в регистр 43заносится результат суммирования свыхода сумматора 34 По сигналу записи с четвертого разряда регистра42 результат суммирования из регистра 43 записывается в блок 9 памятипо тому же адресу. Затем вновь происходит изменение адреса и т.д. Таким образом, за 4 (Б)-тактов генератора 44 в Б ячейках блока 9 па 885мяти образуются первые значения аргументов Х для тригонометрическихфункций при вычислении компонентспектра. Затем счетчик 33 обнуляется, импульс обнуления является импульсом сдвига для сдвиговых регистров 10-12, процесс образования, вблоке 9 памяти следующих значенийкодов аргументов Х для всех Б гармоник повторяется, С каждым новым шагом, состоящим из 4 (Б-) тактов,меняется состояние сдвиговых регистров 10-12 с обратной связью, в бло,ке 9 памяти происходит рост значе-ний аргументов Х, при этом скоростьроста, определяющая частоту гармонической функции Я , зависит отзначения приращения аргумента АХ,формируемого в К-м такте работы счетчика 33 для К-й гармоники (к=1,Б).Одновременно с образованием в блоке 9 памяти аргументов ХЕ 0,1 производится их преобразование во взаимно некоррелированные псевдослучайные последовательности гхв(ь)1хе 0,1 с помощью сдвиговых регистров 0-12 с обратной связью блоковэлементов И 13, 14, 16 и 17 и коммутаторов 18-21На выходах 1-го (1 =1,п, п - разрядность сдвигового регистра элемента И; в каждом из блоков 13-17 образуется конъюнкция из 1 псевдослучайных последовательностей с выходовразрядов сдвигового регистра,имеющая математическое ожидание, равное 2" (1+2 ),Преобразование двоичных кодов аргументов Х в псевдослучайные последовательности осуществляется на коммутаторах 18-21 путем коммутации спомощью разрядов регистра 43 соответствующих псевдослучайных последовательностей с выходов элементовИ и их сборки (суммирования). Приэтом старший и предстарший разрядырегистра 43 в преобразовании неучаствуют. Псевдослучайная последовательность отображающая коэффициент 0,223, образуется с помощью сдвигового регистра 11, блока элементов И 5 и элемента ИЛИ 22, В каждом тактовом интервале работы СРОС на выходах коммутаторов 18-21 образуются элементы (О или 1) всех Б псевдослучайных последовательностей, текущие математические ожидания которых про12788 Таблица 2 Выходкоммутатора 37 Диапазоны изменения аргументов Выходыдешифратора (номерквадранта) Выходыдешифратора 35 Выход коммутатора 38 00 1 ИБп-х пСоя-х2 О,Т 0 1Соя-х2,11Б 1 П 2 х 0 55 порциональны текущим значениям аргументов Х. Последовательности с выходов коммутаторов 18-21 поступают соответственно на входы элементов И 23 и 24, причем на первый вход И 24 поступает последовательность с выхода элемента ИЛИ 22, Так как последовательности на входах этих элементов И взаимно некоррелированы, то на их выходах образуются последова О тельности с математическими ожиданиями, пропорциональными соответственно2 7значениям Хи 0,223 Х. После инвертирования с помощью элементов НК 29 и 30 последовательности, представляющие значения (1 Х) и (1-0,223 Х), поступают на входы умножителя, роль которого выполняет элемент И 25.,На выходе И 25 образуется последовательность с математическим ожи 0 11/2 Соя-хУ2Яп-х2 О, 311/2 Соя-х Бз.п х На выходах коммутаторов 37 и 38 образуются псевдослучайные последовательности с математическими ожиданиями, пропорциональными значениям модулей тригонометрических функций. Знак гармонической функции формируется на выходах дешифратора 35. Модуль исследуемого сигнала /с(С)/ преобразуется в псевдослучайную последовательность С(3.), С(х)Я 0,1) с помощью входного преобразователя 1, в котором производится сравнение значений /с(С)/ с напряжением на выходе цифроаналогового поеобразователя, подключенного к разрядам сдвигового регистра 12. Знак входного сигнала в виде "нулей" и "единиц фиксируется на выходе нуль-органа 41. 85 6данием, пропорциональным Соя в . Аналогичным образом на выходе элемента И 28 формируется последовательностьс математическим ожиданием Яп хгСоя -(1-х), при этом инвертирование2аргумента Х осуществляется с помощью группы элементов НЕ 36. Формирование последовательностей, представляющих значения тригонометрических функций в диапазоне (0,2 Ф), осуществляется с помощью дешифратора 35, управляющего коммутаторами 37 и 38, на входы которых поступают последовательности с выходов И 25 и 28.На входы дешифратора 35 поступают последовательности, отображающие состояния старшего и предстаршего разрядов регистра 43. Выходы дешифратора управляют работой коммутаторов 37 и 38 в соответствии с табл, 2. Взаимно некоррелированные последовательности с математическими ожиданиями, пропорциональными /с(С)/ и(соя ИС) поступают на входы элемента И 3, на выходе которого образуются последовательности с математическими ожиданиями, пропорциональными/с(С)/,/СоваС/. Аналогичным образом образуются последовательности сматематическими ожиданиями /с(С)//Япа С/ на выхоце элемента И 4. Роль интеграторов накопйтелей) в устройстве выполняют реверсивные счетчики 5 и 6. В зависимости от знаков произведений с(С)СозеС и с(С)ЯпиС производится суммирование или вычитание последовательнос278тей, поступающих с выходов элементовИЗи 4,Знаки произведений определяютсяс помощью блоков 39 и 40 сравнения,входы которых подключены к выходунуль-оргача 41 и дешифратора 35, авыходы - к шинам управления счетомв реверсивных счетчиках 5 и 6.За данный тактовый интервал 41работы СРОС на выходах И 3 и 4 об- Оразуются элементы псевдослучайныхпоследовательностей, представляющихпроизведения модуля входного сигналана модули всех 2 И гармонических функций. 5Формирование компонент спектра вблоках 7 и 8 памяти происходит сле.дующим образом, .Перед началом вычислений во всехячейках блоков 7 и 8 памяти эаписаны состояния "машинного нуля"(0,1 ООО). Изменение адреса в блоке 7 памяти совпадает по времени сосчитыванием из блока памяти по сигналу с первого разряда циклического 25регистра 42,По сигналу с второго разряда циклического регистра 42 в реверсивныйсчетчик 5 заносится состояние ячейки блока памяти, адрес которой соответствует двоичному коду счетчика 33,Если на выходе элемента И 3 образуется "1", то производится увели"чение или уменьшение на "1" содержимого реверсивного счетчика 5 в зависимости от значения сигнала ("О"или "1") на выходе блока 39 сравнения. Укаэанная операция производитсяпо сигналу с выхода третьего разрядациклического регистра 42, подаваемого.на тактовый вход счетчика 5.По сигналу записи с выхода четвертого разряда регистра 42 новое значение кода счетчика 5 записывается вту же ячейку блока 7 памяти. Затем 45вновь происходит изменение адреса ит.д, Таким образом, эа 4 (Я) так. тов работы генератора 44 в Б ячейкахблока 7 памяти образуются первыезначения В согласно 1,4). Затем счет чик 33 обнуляется и начинается формирование новых значений В для всехЯ гармоник.АнаЛогичным образом функционируетсчетчик 6, блок 8 памяти и блок 40сравнения при вычислении А. В течение времени анализа Т в блоках 7 и8 памяти накапливаются значенияФурье - компонент А и В. 885 8Формула изобретенияПсевдостохастический анализатор спектра, содержащий генератор тактовых импульсов, вход запуска которого объединен с входом формирователя импульсов и является входом запуска анализатора, первый и второй реверсивные счетчики, счетные входЫ которых подключены к выходам соответственно первого и второго псевдостохастического умножителей, первые входы которых подключены к выходу преобразователя напряжения в псевдослучайную последовательность импульсов, информационный вход которого являет" ся информационным входом анализатора, первый и второй регистры сдвига, выход первого регистра сдвига подключен к выходам первого и второго бло" ков элементов И, выходы которых подключены к информационным входам соответственно первого и второго коммутаторов, выход второго регистра сдвига подключен к входу третьего и четвертого блоков элементов И, выходы третьего блока элементов И подключены к соответствующим входам элемента ИЛИ, элемент НЕ, о т л ич а ю щ и й с я тем, что, с целью упрощения анализатора, он содержит ВБ-триггер, группу элементов НЕ, циклический регистр сдвига, регистр, третий регистр сдвига, пятый блок элементов И, два блока сравнения, счетчик адреса, три блока памяти, сумматор, пять коммутаторов, дешифратор, второй, третий н четвертый элементы НЕ, шесть элементов И и нуль-орган, выход которого подклю" чен к первым входам первого и второго блоков сравнения, выходы которых 1подключены к входам управления направлением счета соответственно первого н второго реверсивных счетчиков, информационные выходы которых подключены к информационным входам соответственно первого и второго блоков памяти, выходы которых подключены к информационным входам соответственно первого и второго реверсивных счетчиков, выходы старших разрядов которых объединены и подключены к первому информационному входу третьего коммутатора, выход которого подключен к информационным входам первого разряда первого и второго блоков памяти, адресные входы которых объединены с адресным входом12788третьего блока памяти, первым входом сумматора н подключены к информационному выходу счетчика адреса, выход переполнения которого подключен к тактовым входам первого, второго и третьего регистров сдвига и В-входу ВВ-триггера, выход которого подключен к входам обнуления регистра, первого и второго реверсивных счетчиков и управляющему входу третьего 30 коммутатора, второй информационный вход которого является входом задания логической единицы анализатора, выход генератора тактовых импульсов подключен к тактовому входу цикли ческого регистра сдвига, выход перВвого разряда которого подключен к счетному входу счетчика адреса, установочный.вход которого объединен с установочными входами первого, вто рого и третьего сдвиговых регистров, с входом разрешения записи циклического регистра сдвига и подключен к выходу формирователя импульсов, выход второго разряда циклического 25 регистра сдвига подключен к установочным входам первого и второго реверсивных счетчиков и установочным входом регистра, информационный выход которого подключен к управляющим ЗО входам первого, второго, четвертого и пятого коммутаторов и информационному входу третьего блока памяти, выход которого подключен к второму входу сумматора, выход которого подключен к информационному входу регистра, выходы двух старших разрядов которого подключены к соответствующим входам дешифратора, выход которого подключен к вторым входам пер О вого и второго блоков сравнения и управляющим входам шестого и седьмого коммутаторов, выходы которых подключены к вторым входам соответственно первого и второго псевдостохасти ческих умножителей, выход третьего регистра сдвига подключен к входу пятого блока элементов И и входу управления преобразованием преобразователя напряжения в псевдослучайную 50 последовательность импульсов, инфор- мационный вход которого объединен с 85 1 Опервым входом нуль-органа, второйвход которого является входом задания логического нуля анализатора,выходы четвертого и пятого блоковэлементов И подключены к информационным входам соответственно четвертогои пятого коммутаторов, Б-вход ББтриггера объединен с входом формирователя импульсов, выход третьегоразряда циклического регистра сдвига подключен к входам синхронизациипервого и второго реверсивных счетчнкоЬ, выход четвертого разряда циклического регистра сдвига подключень 1 к входам чтения/записи первого,второго н третьего блоков памяти,выходы второго и первого коммутаторов подключены к входам соответственно первого и второго элементов НЕгруппы и соответственно первому ивторому входам первого элемента И,выход которого поцключен к входупервого элемента НЕ, выход которогоподключе-г к первому входу второгоэлемента И, выходы четвертого и пятого коммутаторов подключены к входам соответственно третьего и четвертого элементов НЕ группы, и соответственно первому и второму входамтретьего элемента И, выход которогоподключен к входу второго элементаНЕ выход которого подключен к второму входу второго элемента И, выходкоторого подключен к первым информационным входам шестого и седьмогокоммутаторов, вторые информационныевходы которых подключены к выходучетвертого элемента И, первый и второй входы которого подключены к выходам соответственно третьего и четвертого элементов НЕ, входы которыхподключены к вьгходам соответственнопятого и шестого элементов И, выходэлемента ИЛИ подключен к третьемувходу третьего элемента И и первомувходу шестого элемента И, второй итретий входы которого подключены квыходам соответственно второго и четвертого элементов НЕ группы, выходыпервого и третьего элементов НЕ группы подключены соответственно к г.ервому и второму входам пятого элемента И, 1278885