Цифровой фазометр

ОЛ ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоватскинСоциалистическиеРеспублик 1 ц 634592, 6 01 В 25/00 Ьеудеретее 1 ны 11 кемнтет СССР де делам наебретеннй н еткритнЯ .Опубликовано 30. 05. 81Б 1 оллетень М 20 Дата опубликования описания 30.05.81(54) ЦИФРОВОЙ ФАЗОМЕТР Изобретение относится.к технике измерения электрических величин, в частности к фазовым измерениям и может быть использовано для измерения.фазового сдвига между двумя периодическими сигналами с фиксированной частотой.Известен цифровой фазометр, содержащий преобразователь фазового сдвига между двумя входными сигналами в длительность импульса, генератор10 высокой частоты, счетчик с индикацией, элемент И, триггер пуска, блок выделения спада сигнала преобразователя фазового сдвига, два пересчетных блока, один из которых подсоеди 15 нен ко входу счетчика, а второй - ко входу триггера пуска 1.Однако погрешность измерения такого фазометра в области нулевых разностей фаз высокая из-за усреднения перескока О -360оИзвестен также цифровоц фазометр, содержащий исследуемый и опорный датчики прямоугольных напряжений, преобразователь фаза-код, устройство анализа кодов, три элемента И, элементИЛИ, вычислитель, делитель периодаопорного сигнала, подключенный входом к опорному датчику прямоугольныхнапряжений и одновременно ко входупреобразователя фаза-число импульсов,входящего в преобразователь фаза-код,выход которого соединен с одним извходов первого элемента И и черезсчетчик с устройством анализа кодов,выход которого разведен на два входа первого элемента И, а третий еговход соединен с одним из выходов делителя периода опорного сигнала, приэтом другой его выход подключен ковторому входу второго элемента И,третий элемент И соединен одним входом с генератором импульсов эталонной частоты преобразователя фаза-код,а другим - с выходом первого элементаИ, при этом второй и третий элементыИ через элемент ИЛИ подключены к вычислителю. Данное устройство произво92 ф фаз, причем первый вход одноразрядного сумматора 8 подключен к прямомувыходу п -го разряда регистра 6 памяти, второй и третий входы - к выходам и -го разряда и переноса и -разрядного сумматора 7, Одни из ивходов и -разрядного сумматора 7подключены к соответствующим и -инверсным выходам регистра 6 памяти,другие и входов соединены с соот-,ветствующими и входами этого регистра и являются входами блока 5 вычисления целой части разности фаз, авыход одноразрядного сумматора 8 -его выходом.Устройство работает следующим образом,С датчиков 1 и 2 прямоугольныхнапряжений сигналы поступают на входы преобразователя 3 фаза-код, где разность фаз преобразуется во временной интервал, который заполняется импульсами генератора квантующей частоты. Количество импульсов подсчиты-,вается счетчиком и в виде двоичногопараллельного кода поступает навыход преобразователя 3 фаза-код. Таким образом измеряется дробная частьразности фаз..С выхода преобразователя 3 фаза 1код коды, соответствующиеизмереннымразностям фаз, поступают на входыблока 4 усреднения и входы блока 5вычисления целой части разности фаз.В зависимости от значений кодов; соответствующих первому и последующимизмерениям, с выхода блока 5 вычисления целой части разности фаз навход и+1-го разряда блока 4 усреднения поступает сигнал либо логического нуля, либо ецйницы. Логическаяединица соответствует прибавлению кизмеренному значению разности фаз360 , Это необходимо для выравнивафония перескока 0-360 при усреднениизначений разностей фаз.В блоке 4 усреднения последовательно складываются М откорректированньх значений разностей фаэ,В блоке 5 вычисления цепой частиразности фаз двоичный арифметическийи-разрядный параллельный код, соответствующий первой Измеренной преобразователем 3 фаза-код разностифаз, поступает на соответствующие ивыходов параллельного регистра 6 памяти, запоминается в нем и одновременно поступает,на одни иэ и входов 38345дит коррекцию результатов вычисленияразностей фаз 12 1,Однако устройство обладает невысоким быстродействием и недостаточнойточностью измерения.5Цель изобретения - повышение быстродействия наряду с обеспечением высокой точности.Поставленная цель достигается тем,что в цифровой фазометр, содержащий 10преобразователь фаза-код, датчикипрямоугольных напряжений, выходы которых соединены со входами преобразо-,вателя фаза-код, и блок усреднения,введен блок вычисления целой части 1разности фаз, причем и выходов преобразователя фаза-код подключены ксоответствующим и входам блока усреднения и к и входам блока вычисления целой части разности фаз, выход 20которой соединен с и + 1 м входомблока усреднения.При этом блок вычисления целой части разности фаз состоит из и-разрядного параллельного регистра памяти, 25и - разрядного параллельного сумматора и одноразрядного сумматора, первыйвход которого подключен к прямому выходуи-го разряда регистра памяти, второй итретий входы - к выходам и-го разряда и . 30переноса и-разрядного сумматора, одиниз и входов которого подключен к соответствующим и-инверсным выходам регистра памяти, другие и выходов соединены с соответствующими п входами ре- З 5гистра памяти и являются входами блока вычисления целой части разности фаз,а выход одноразрядного сумматора -его выходом,На чертеже представлена блок-схема предлагаемого устройства,Устройство состоит из датчиков 1и 2 прямоугольных напряжений, преобразовачеля 3 фаза-код, блока 4 усреднения., блока 5 вычисления целой части разности фаз, состоящего из парагглельпого и-разрядного регистра 6 памяти параллельного и-разрядного сумматора 7 и одноразрядного сумматора 8.Выходы датчиков 1 и 2 прямоугольных 50напряжений соединены со входами преобразователя 3 фаза-код, и выходовкоторого соединены с соответствующими и выкодами блока 5 вычисления целой части разности фаз, и с п вхо- .55дами блока 4 усреднения, и + 1 - йвход которого подключен к выходу блока 5 вычисления целой части разности5 834592 6и-разрядного параллельного суммато- и + 1 -й вход блока 4 усреднения почра 7. Проинвертированный код с и- ти одновременно: с результатом очерединверсных выходов регистра 6 памяти ного измерения разности фаз. За счетпоступает соответственно на другие и этого достигается высокое быстродейвходы параллельного сумматора 7, Приствие.сложении прямого и инверсного кода Предлагаемое устройство дозволяетна выходе и-го разряда сумматора по- измерять разности фаз между двумяявляется сигнал, соответствующий ло- сигналами при более быстром изменениигической единице, а на выходе пере- их значения за счет увеличения быноса - логическому нулю. Эти значе стродействия и повышает технологичния кодов поступают на два входа од- ность за счет применения однотипныхноразрядного сумматора 8, а на тре- элементов,тий его вход - сигнал с прямого выхода и-го разряда регистра 6 памяти.В сумматоре 8 происходит сложение по 15 Формула изобретениямодулю два. С выхода его после первого измерения разности фаз на выход 1. Цифровой фазометр, содержащий преблока 5 вычисления целой части раз- образователь фаза-код, датчики пряности фаз поступает сигнал, соответ- моугольных напряженийвыходы котоствующий проинвертированному значе рых соединены со входами преобразонию. и-го разряда регистра 6 памяти, вателя фаза-код, и блок усреднения,Следовательно, если измеренная о т л и ч а ю щ и й с я тем, что с.разность фаэ 0ЬЧ 180 , то С 11+1 =1, целью повышения быстродействия наряо оесли 360 Ь%180,то 01+,1 =О. Это ду с обеспечением высокой точности,соответствует тому, что в схему 4 25 в него введен блок вычисления целойусреднения поступает код, соответ- . части разности фаэ, причем и выходовствующей разности фаз преобразователя фаза-код подключены69+360, если ОЬ.9180 к соответствующим и входам бяока усд 9, если 180 4 б,9 ( 360 О.реднения и к и входам блока вычисле 30 ния целой части разности фаз, выходПосле измерениЯ следу щих значений которой соед нен с и + 1-м входомразности фаэ соответствующие коды по- блока усреднения.ступают на один из входов сумматора7, а на другие входы - инверсный код ю щ и й с я тем, что блок вычислепервого измерения с регистра 6 памя- з ния целой част ания целой части разности фаз состоитр о определяется раз из и-разрядного параллельного региность между значениями разностей фаз стра памяти, и-разрядного параллельпервого и последующих измерений. Если ного сумматора и одноразрядного сум- .р р т 80 О, то с вы матора, первый вход которого подклюраэность не превышает 180 то с выхода одноразрядного сумматора 8 сни чен к прямому выходу и-го разрядамается сигнал, соответствующий инверс- регистра памяти втгистра памяти, второи и третий вхоному значению и-го разряда кода, соот- ды - к выходам и-го разряда и переноветствующего первому измерению раз- са и-разрядного сумматора, одни иэности фаз, записанному в регистре 6 и входов которого подключены к аоотпамяти. Если разность превышает 180 ,.45 ветствующим и-инверсным выходам регито снимается сигнал, соответствующий стра памяти, другие и входов соедизначению и-го разряда регистра памя- иены с соответствующими п входамити. Таким образом, блок 5 вычислениярегистра памяти и являются вхо амидцелой части разности фаз производит блока вычисления целой части разнопри необходимости добавление к изме сти фаз, а выход одноразрядного сумренному значению разности фаз 360матора - его выходомои тем самым исключается перескок 0-360. Источники информациирмации,Сравнение различных значений раз- принятые во внимание при экспертизеностей фаэ при вычислении целой части 1. Авторское свидетельство СССРпроизводится путем сравнения паралле-. 55 У 216841, кл. 6 01 й 25/00, ОЗ.О 4.65.льных двоичных кодов и результат вы. Авторское свидетельство СССРчисления целой части поступает на У 489047, кл, С О 1 й 25/00, 26.03.74.