Устройство для обработки статистической информации

(51)4 С 06 Р Ьарано ьство ССС 5/36, 1973 ство СССР /04, 1980. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ СТАТИСТИЧЕСКОЙ ИНФОРМАЦИИ(57) Избретение относится к вычислительной технике, Целью изобретенияявляется повышение быстродействияпутем использования логических операций построения вариационного рядаи расширение функциональных возможностей путем формирования ряда ординат в порядке их возрастания илиубывания. Устройство содержит последовательно соединенные генератортактовых импульсов и делитель, 2 кблоков записи массива данных, ЗЕ+1блоков определения максимального числа, буферный регистр и блок памяти.При этом входы первой группы входови выходы каждого блока записи массива данных подключены к соответствующим входам устроиства и к входам одного из 2 Е блоков определения максимального числа, составляющих первуюгруппу, выходы каждого из двух соседних блоков определения максимального числа первой группы с четным инечетным порядковыми номерами подключены к входам соответствующих блоков определения максимального числавторой группы, входы каждого из блоков определения максимального числапоследующей группы подключены к выходам нечетного и к выходам четногоблоков определения максимальногочисла предшествующей группы, выходыпоследнего (ЗА+1)-го блока определения максимального числа подключены квходам блока памяти и буферного регистра, выходы которого подключены кобъединенным входам второй группывходов 2 к блоков записи массива данных, синхронизируюший вход каждогоиз которых подключен к первому выходу делителя, а синхронизирующий входбуферного регистра, блока памяти икаждого из ЗК+1 блоков определениямаксимального числа подключен к второму выходу делителя, выход блока памяти является выходом устройства.4 ил.54509 2 12.Изобретение относится к вычислительной технике и предназначено дляобработки информации, представляющейсобой дискретную случайную последовательность.Цель изобретения - повьшение быстродействия устройства путем использования логических операций построениявариационного ряда и расширение егоФункциональных возмокностей путемФормирования ряда ординат в порядкеих возрастания или убывания,На Фиг, 1 приведена структурнаяэлектрическая схема устройства; нафиг. 2 - схема блока. определениямаксимального числа; на Фиг. 3схема блока памяти; на фиг. 4 - диаграмма работы блока определения максимального числа,На схемах обозначены блоки 1 записи массцвон данных, регистры 3 и4; элементы ЗАПРЕТи 5, схемы 6и 7 сравнения, переключатели 8 и 9,элементы 0 и 11 задержки, блоки 12опрепелеция максимальпого числа, буФерный регистр 13, блок 14 памяти,делитель 15, гецерагор 16 такговыимпульсов, связи 17-23; схемы 24сравнения, элементы 25 и 26 задержки,триггеры 27 и 28, элемецть И 29 и 30,элементы НЕ 31 и 32, э.пемецты ИЛИ 33и 34, элементы ЗАПРЕТ 35 и 36, элементы И 37, элементы ИЛИ 38 и 39,переключатели 40 и 41, элементИЛИ 42, связи 43-46, переключатели47, элементы ИЛИ 48, регистры 49,элементы ЗАПРЕТ 50, триггеры 51 исвязи 52.Устройсто работает следующимобразом.Массив из 41 с, значений статистической выборки, подвергающейся ранжированию, задним фронтом первого поступившего импульса синхронизации цосвязи 19, сформированного на выходеделителя 15, заносится в регистры2 и 3 с первых по 21-е. При этомзапись в регистре 13 стерта и, следовательно, ца выходах схем 6 и 7 сравнения и ца выходах переключателей 8и 9 не Формируются сигналы совпадения значений, записанных в регистрах2 и 3 и в регистре 13, Элементы ЗАПРЕТ 4 и 5 открыты. и записанные врегистрах 2 и 3 значения статистической выборки, представленные параллельным потенциальным двоичным кодом,где символу "1" соответствуетц 11высокий потенциал, а символу 0 5 30 15 20 5 30 35 ,10 45 50 55 низкий (фиг. 4; 21, 22), подаются на соответствующие входы блоков 12 определения максимального числа, выполненных аналогичными.Работа блока 12 определения максимального числа заключается в следующем. Поступающие на его входы но связям 21 и 22 двоичные числа запоминаются поразрядно при помощи триггеров 27 и 28 и подвергаются сравнению. При этом символу "1" соответствует высокий потенциал на выходе триггера, а символу 0" - низкий. Такое состояние триггеров сохраняется до прихода с выхода делителя 15 на сбрасывающие входы триггеров очередного сицхронизирующего импульса по связи 20.Формируемые таким образом импульсные комбинации сравниваемых чисел (Фиг. 4; 21, 22) инвертируются элементами НЕ 31 и 32 и поступают на соответствующие элементы И 29 и 30. Злементами И 29 и 30 реализуется припятое логическое правило сравнения чисел: из сравниваемых двоичных чисел то максимальное, у которого символ "1" в более старшем разряде, т,е. ца выходе элемента И 29 (фиг.4;43) появляется импульс, если в старшем разряде первого числа символ1и в аналогичном старшем разряде зторого числа (фиг. 4; 44) символ "0". На фиг. 4 кодовые комбинации числа, поступающие на входы по связи 21, изображены сплошными линиями, а комбинации двоичных сигналов, поступающих на входы по связи 22, пунктирными. Соответствующим образом представлены и импульсные сигналы, формируемые з результате работы блоков 24 сравнения на соответствующих выходах, По аналогии, если в первом старшем разряде первого числа "0, а в аналогичном разряде второго числа "1", как это имеет место в третьей паре сравниваемых чисел (фиг. 4), импульс появляется на первыом выходе 44.Если большее число определяется по результатам сравнения старших разрядов, возникает необходимость исключения результатов сравнения в младших разрядах. С этой целью импульс результата сравнения старших разрядов, сформированный на одном из выходов 43 или 44, через соответствующие элементы ИЛИ 33 и 34 запрещает, воздействуя на запрещаю 12543щий вход элементов ЗАПРЕТ 35 и 36 последующих блоков сравнения, прохождение импульсов результатов сравнения в более младших разрядах на соответствующие выходы блока сравне 5 ния. Для повышения надежности запрета импульсов результатов сравнения запись символов сравниваемых значений в триггеры 27 и 281 более младших разрядов пРоизводится с возрастающей задержкой в элементах 25 и ,26 задержки, определяемой переходными процессами в элементах И 29 и 30 и элементах НЕ 31 и 32. В результате этого запрещающий импульс в предшествующем блоке сравнения формируется несколько раньше (фиг.4;43, 44) импульса результата сравнения в последующих блоках сравнения, что способствует повышению надежности работы узла в целом.Сформированный импульс результата сравнения (фиг. 4, 43, 44) проходит через соответствующий элемент ИЛИ 38 или 39 и открывает один из переключателей 40 или 41 для прохождения числа, признанного по результатам сравнения наибольшим, через элемент ИЛИ 42 на выход узла. Например, для первой пары сравниваемых чисел символы первых двух старших разрядов совпадают. Это значит, что на выходах элементов 29 и 30 И первых двух блоков сравнения импульс результата сравнения не появляется и запрещающий сигнал на третьем входе третьего З 5 блока 24 сравнения не формируется, Первое несовпадение символов происходит в третьем блоке сравнения, и на выходе 43 (фиг. 4; 43 з) появляется импульс. Этим импульсом считыва 40 ется первое число 10110011 как наибольшее и одновременно запрещается выдача сигнала результата сравнения из других блоков сравнения. Для четвертой пары сравниваемых чисел сигнал результата сравнения формируется в четвертом блоке сравнения на его выходе 44. Он и поступает как управляющий импульс на исполнительную часть блока 12, и на выходы 23 блока 12 проходят символы второго из сравниваемых чисел 01110011.Если сравниваемые двоичные числа различаются только символами в младшем разряде, управляющий импульс формируется в последнем блоке 24 сравнения. Управляющий импульс формируется в последнем блоке 24 срав 509 4нения также в случае равенства срав. ниваемых чисел (совпадения всех разрядов сравниваемых двоичных чисел). При этом, если в младшем разряде сравниваемых чисел символы "1", импульс результата совпадения появляется на выходе первого элемента И 37, если "0" - на выходе второго элемента И 37.Сформированный импульс разрешает через элемент ИЛИ 39 считывание одного из совпавших чисел через переключатель 41 и элемент ИЛИ 42 на выход .блока 12.Таким образом, на выходах 23 блоков 12 определения максимального числа первой очереди сравнения выделяются из общего массива статистической выборки, равного 41, 21 с наибольших значений, которые поступают в последующие блоки 12 с 21-го по ЗЕ-й для определения максимального числа. В результате сравнения в этих блоках выделяются из 2 Е входных значений статистической выборки 1 ее наибольших значений.Аналогичным образом в блоках 12 определения максимального числа третьей очереди сравнения из Е значений статистической выборки выделяются Е/2 наибольших значений, Сравнение производится до тех пор, пока на выходе блока определения максимального числа не будет выделено одно наибольшее число статистической выборки, Выделенное число запоминается регистром 13 и записывается в первый регистр блока 14 памяти, Записью наибольшего числа в первый регистр блока 14 заканчивается первый цикл работы устройства,Записанное буферным регистром 13 наибольшее число сравнивается в блоках 1 со значениями, записанными в регистры 2 и 3.Если результат сравнения на выходе схем 6, 7 равен нулю, что имеет место при равенстве сравниваемых значений, на выходе соответствующего переключателя 8 или 9 формируется импульс. Сформированный импульсный сигнал, воздействуя на запрещающий вход соответствующего элемента ЗАПРЕТ 4 или 5 исключает участие в последующем сравнении в блоках 12 самого наибольшего числа, выделенного в первом цикле работы устройства. Этим же импульсом, но задержанным соответствующим элементом 105 12545 или 11 задержки, выделенное в первом цикле работы устройства число стирается в соответствующем регистре 2 или 3. Исключение числа при последующем сравнении в блоке 12 эквивалент 5 но его замене числом 00000000. Следовательно, работа блока 12 не отличается от описанной. В результате сравнения в блоках 12 оставшихся значений массива данных на выходе последнего блока 12 вьделяется наибольшее значение из повторно анализируемых (второе по абсолютной величине значение для первоначально исследуемого массива). Вьделецное значение записывается во второй регистр блока 14 памяти и в буферный регистр 13 (первоначальцо записанцое в регистре 13 число стирается) одновременно со сбросом триггеров 27 и 28 в нулевое состояцие импульсами синхронизации 20 (фиг. 4, 20). Записью второго по абсолютной величине значения заканчивается второй цикл работы устройства. 25В третьем и последующих циклах рабога устройства аналогична описанным циклам и отличается только тем, что с каждым новым циклом массив анализируемых значений уменьшается за счет стирания в регистрах 2 и 3 значений, выделенных в предшествующем цикле работы.Запись вьделецных наибольших значений в регистры 49 блока 14 памяти35 производится следующим образом, При поступлении на вход блока 14 выделенного наибольшего значения импульсы кода, ицентифицируемые как проходят через элемент ИЛИ 48 и от 40 крытый первый элемент ЗАПРЕТ 50 на вход первого триггера 51, устанавливая на его выходе высокий потенциал. Перевод триггера в такое состояниеобеспечивает открытие переключате 45 ля 41 для занесения вьделенцого числав первый регистр 49, Код записанногов регистр 49 числа устанавливаетвторой триггер 51 в состояние с высоким потенциалом на его выходе и одно 50временно запирает первый элементЗАПРЕТ 50, а также возвращает первыйтриггер 51 в исходное состояние. Припоступлении на вход блока 14 второгопо абсолютной величине значения от 55 крывается второй переключатель длязанесения числа во второй регистр 49 и в результате осуществления процессов, аналогичных описанным, подготав 09 Ьливается для записи третьего значения третий регистр 49. В результате работы устройств в регистрах 49 блока 14 записываются убывающие по абсолютной величине значения статисти ческой выборки.Формула изобретенияУстройство для обработки статистической информации, содержащее блок определения максимального числа, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия путем использования логических операций построения вариационного ряда и расширения функциональных возможностей путем формирования ряда ординат в порядке их возрастания или убывания, в него введены последовательно соединенные генератор тактовых импульсов и делитель, 31 с блоков определения максимального числа, буферный регистр, блок памяти и 21 с блоков записи массива данных, каждый из которых включает две схемы сравнения, двапереключателя, два элемента ЗАПРЕТ, два элемента задержки и,цва регистра, информационные входы которых являются информационными входами устройства, выход первого регистра соединен с информационным входом первого элемента ЗАПРЕТ и с первым входом первой схемы сравнения, выход которой через первый переключатель соединен с запрещающим входом первого элемента ЗАП 1 ЕТ и с входом первого элемента задержки, выход которого соединен с разрешающим входом ггервого регистра, выход второго регистра соединен с информационным входом второго элемента ЗАПРЕТ и с первым входом второй схемы сравнения, выход которой через второй переключатель соединен с запрещающим входом второго элемента ЗАПРЕТ и с входом второго элемента задержки, выход которого соединен с разрешающим входом второго регистра, синхронизирующие входы первого и второго регистров каждого блока записи массива данных соединены с первым.выходом делителя, выходы первого и второго элементов ЗАПРЕТ каждого блока записи массива данных соединены с информационными входами соответствующего блока определения максимального числа, выходы д-го и (.+1)-го (.=121 с) блоков опреде 125 ч 509ления максимального числа соединенысоответственно с информационнымивходами -го (1=21+13 Е) блокаопределения максимального числа,выходы которого соединены с информационными входами (3+ 1)-го блокаопределения максимального числа, выходы которого соединены с информационными входами блока памяти и буферного регистра, выход которого соединен с вторыми входами первой и второй схем сравнения каждого блока записи массива данных, выход блока памяти является информационным выходом устройства, синхронизирующие входы буферного регистра, блока памяти и каждого блока определения . максимального числа подключены к второму выходу де 10 лителя,1254509 Составитель А,актор А. Огар Техред И.Попов ено орректор А,Обруч каз 4723 изводственно -полиграфическое предприятие, г. Ужгород, ул, Проектная Тираж б 71 ВНИЛИИ Государственно по делам изобретен 3035, Москва, 11(-35, РПодписно комитета СССРй и открытийушская наб д. 4/5