Фазоизмерительное устройство

СОЮЗ СО 8 ЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) 1 6332 4 О О В 25,0 Я / ИСА НИЕ ИЗОБРЕТЕНМУ СВИДЕТЕЛЬСТВУ К АВТО Щ ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР У 661398, кл. Н 03 Р 13/00, 1979.Авторское свидетельство СССР У 608107, кл. О 01 В 25/00, 1978. (54) фАЗОИЗИЕРИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к измер тельной технике и может быть испол зовано для измерения мгновенных зн чений Фазы сложного сигнала. Цель изобретения - повышение точности измерения, Это достигается путем получения двоичных кодов квадратирующих составляющих, определения номера соответствующего квадрантаи получения двоичного кода фазы врезультате поразрядного сравнениядвоичных кодов квадратурных состав -ляющих в соответствующих квадрантахУстройство содержит квадратурныйпреобразователь 1, блок 2 определения номера квадранта, логическиеэлементы (ЛЭ) ИЛИ 3, 8, 10, 12),21и 23, ЛЭ И 4, 6, 11, 14, 19, 20,24 и 26, триггеры 5, 9 и 22, счетчик 7, полусумматор 13, сумматоры15 и 26, регистры 16, 25 и 27, умножитель 17 на два, ЛЭ НЕ 18. Посравнению с прототипом точность измерения мгновенных значении фазысложного сигнала в данном устройстве повышена в 15 раз. 1 ил, 1226332Изобретение относится к измерительной технике и можетбыть использовано для измерения мгновенных значений фазы сложного сигнала,Целью изобретения является повышение точности за счет получения двоичных кодов квадратурных составляющих, определения номера соответствующего квадранта и получение двоичного кода о фазе в результате поразрядного сравнения двоичных кодов квадратурных составляющих в соответствующих квадрантах.На чертеже представлена блок-схема предлагаемого устройства.Фазоизмерительное устройство содержит квадратурный преобразователь 1, у которого первый вход подключен к входной шине и второй вход подсоединен к первой тактовой шине, иблок 2 определения номера квадранта, первый вход которого соединен с второй тактовой шиной, последовательно соединенные первый элемент ИЛИ 3, у которого первый и второй входы под, ключены соответственно к первому и второму выходам квадратурного преобразователя 1, первый элемент И 4, второй вход которого подсоединен к третьей тактовой шине, первый триггер 5, второй вход которого соединен с четвертой тактовой шиной, второй элемент И б, второй вход которого подключен к пятой тактовой шине, счетчик 7, второй вход которого поцсоединен к шестой тактовой шине, и второй элемент ИЛИ 8, у которого остальные входы подключены к остальным соответствующим выходам счетчика 7, и выход соединен с третьим входом второго элемента И 6, последовательно соединенные второй триггер9, у которого первый вход подключенк первому выходу квадратурного преобразователя 1 и второй вход подсоединен к седьмой тактовой шине, третий элемент ИЛИ 10, второй вход которого соединен с вторым выходом квадратурного преобразователя 1, третийэлемент И 11, второй вход которогоподключен к первому вьгходу блока 2определения номера квадранта, четвертый элемент ИЛИ 12, полусумматор13, четвертый элемент И 14, второйвход которого подсоединен к выходучетвертого элемента ИЛИ 12, первыисумматор 15, второй вход которого соединен с выходом полусумматора 13, первый регистр б, у которого второй вхоц подключен к седьмой тактовой шине и третий вход соединенс выходом второго элемента И б, и умножитель 17 на два, выход которогоподсоединен к третьему входу первогосумматора 15, последовательно соединенные элемент НЕ 18, вход которого соединен с первым выходом блока2 определения номера квадранта, ипятый элемент И 19, выход которогоподключен к второму входу четвертого элемента ИЛИ 12, последовательно соединенные шестой элемент И 20,у которого первый вход подсоединенк вьгходу элемента НЕ 18 и второйвход соединен с выходом третьегоэлемента ИЛИ 10, и пятый элементИЛИ 1, выход которого подключен квторому входу полусумматора 13,последовательно соединенные третий триггер 22, у которого первый вход подключен к второму выходу квадратурного преобразователя 1 и второй вход поцсоединен к седьмой тактовой шине, шестой элемент ИЛИ 23, у которого второй вход соединен с первым выходом квадратурного преобразователя 1 и выход подключен к второму входу пятого элемента И 19, и седь 35 4 О45 Я мой элемент И 24, у которого второйвход подсоединен к первому выходублока 2 определения номера квадрантаи вьгход соединен с вторым входом пятого элемента ИЛИ 21, и последовательно соединенные второй регистр25, у которого первый вход подключенк вьгходу второго элемента И б, второйвход поцсоединен к второму выходупервого сумматора 15 и третий входсоединен с седьмой тактовой шиной,второй сумматор 26, у которого второй и третий входы подключены соответственно к первому и второму выходам блока 2 определения номераквадранта и четвертый вход подсоединен к шине логической ециницы, и третий регистр 27, у которого второй итретий входы соединены соответственно с вторым и третьим выходами второго сумматора 26, четвертый вход подключен к выходу первого регистра 16,пятьгй вход соединен с восьмой тактовой шиной, и выход подсоединен к выходной шине, причем второй и третийвходы блока 2 определения номераквадранта соединены соответственно с. первым и вторым выхо преобраэовадами квадратурноготеля 1.Фазоизмерительное устройство работает следующим образом,Отсчетные значения сложного сигнала поступают на первый вход квадратурного преобразователя , на второй вход которого с первой тактовой шины подается двоичный код первого тактового сигнала. В момент появления двоичного кода первого тактового сигнала на первом и втором выходах квадратурного преобразователя 1 формируются двоичные коды синфаэной и квадратурной составляющих сложного сигнала, которые являются косинусоидальной и синусоидальной проекциями вектора аналитического сложного сигнала соответственно на оси Х и У в прямоугольной системе координат, га фаза отсчитывается от оси Х против часовой стрелки до вектора аналитического сложного сигнала.Синфазная и квадратурная составляющие с первого и второго выходов квадратурного преобразователя 1 подаются соответственно на второй и третий входы блока 2 определения номера квадранта, иа первый вход которого с второй тактовой шины подается второй тактовый сигнал. В блоке/ 2 определения номера квадранта в3 момент появления двоичного кода второго тактового сигнала определяют номер квадранта в зависимости от знаков синфазной и квадратурной составляющих.. Например, если квадратурные составляющие положительны, то на первом и втором выходах блока 2 определения номера квадранта в момент появления двоичного кода второго тактового сигнала вырабатываются логические нули, соответствующие первому квадранту. При отрицательной синфазной составляющей и положительной квадратурной составляющей на первом и втором выходах блока 2 определения номера квадранта вырабатываются соответственно логические "0" и "1", соответствующие второму квадранту. При отрицательных квадратурных сос-. тавляющих на первом и втором выходахблока 2 определения номера квадранта вырабатываются соответственно логические "1" и "0", соответствующие третьему квадранту. Наконец, при положительной синфазной и отрицатель 1226332 О 15 20 25 30 35 40 45 50 55 ной квадратурной составляющих напервом и втором выходах блока 2 определения номера квадранта в моментпоявления двоичного кода второготактового сигнала вырабатываютсялогические единицы, соответствующиечетвертому квадранту окружности,в который попадает вектор аналнти"ческого сложного сигнала при измерении мгновенных значений фазыэтого сигнала.Рассмотрим случай, когда динамический диапазон уменьшается в 4 раза и измеряется 219-й сектор и когда шестиразрядные двоичные кодысинфазной и квадратурной составляющих соответственно 010010 и 111000будут иметь вид после уменьшенияв 4 раза 000100 и 100110 с первого по шестой такты.С первого и второго выходов квадратурного преобразователя 1 на второй и третий входы блока 2 определения номера квадранта, на первый входкоторого поступает двоичный код100000 второго тактового сигнала свторой тактовой шины, подаются соответственно 0 и 1, 0 и О, 0 и О,и 1, 0 и 1, 0 и О, причем на второй вход квадратурного преобразователя 1 поступает двоичный код 11111первого тактового сигнала с первойтактовой шины,На первом и втором выходах блока2 определения номера квадранта формируются двоичные коды 111111 и111111, которые соответствуют четвертому квадранту.С первого и второго выходов квадратурного преобразователя 1 на первый и второй входы первого элементаИЛИ 3 подаются соответственно двоичные коды 000100 и 100110 синфазнойи квадратурной составляющих, в результате чего на выходе первого элемента ИЛИ 3 появляется двоичный код100110, который поступает на первыйвход первого элемента И 4, на второйвход первого элемента И 4 подаетсядвоичный код 01111 третьего тактового сигнала с третьей тактовой шины, так что на выходе первого элемента И 4 получается двоичный код000110, который поступает на первыйвход первого триггера 5. На второйвход первого триггера 5 с четвертойтактовой шины подается двоичный код100000 четвертого тактового сигнала, 1226332 Ьтак что на выходе первого триггера5 формируется двоичный код 000111,который поступает на первый входвторого элемента И 6. На второй входвторого элемента 6 с пятой тактовойшины подается двоичный код 11111пятого тактового сигнала. На второйвход счетчика 7 с шестой тактовойшины подается двоичный код 100000шестого тактового сигнала, перебрасывающий счетчик 7, например, в кодовое состояние 010, так что логическая1 с второго выхода счетчика 7 поступает на второй вход второго элемента ИЛИ 8, остальные входыкоторого подключены к соответствующимвыходам счетчика 7, и проходит навыход второго элемента ИЛИ 8, подсоединенный к третьему входу второгоэлемента И 6, Таким образом, на выходе второго элемента И 6 формируется двоичный код 000111, поступающийна первый счетный вход счетчика 7,который будет принимать следующиекодовые состояния: 010, 010, 010,011, 100 и 101, формируя на выходевторого элемента ИЛИ 8 логическуюединицу. С первого выхода квадратурного преобразователя 1 подается двоичный код 000100 синфазной составляющей на первый вход второго триггера 9, на второй вход которого поступает двоичный код 100000 седьмого тактового сигнала с седьмой тактовой шины, причем логическая единица, поступающая на второй вход второго триггера 9, по длительности более широкая, чем сигнал, поступающий в первый такт на первый вход второго триггера 9, так что на выходе второго триггера 9 получается двоичный код 111000. Этот код подается на первый вход третьего элемента ИЛИ 10, на второй вход которого поступает двоичный код 100110 квадратурной составляющей с второго выхода квадратурного преобразователятак что на выходе третьего элемента ИЛИ 10 формируется двоичный код 111110, поступающий на первый вход третьего элемента И 11, На второй вход третьего элемента И 11 подается двоичный код 11111 с первого выхода блока 2 определения номера квадранта. На выходе третьего элемента И 11 получается двоичный 5 1 О 15 20 25 30 35 40 45 50 55 код 1111 О, который подается на первый вход четвертого элемента ИЛИ 12,С второго выхода квадратурного преобразователя 1 подается двоичный код 00110 квадратурной составляющей на первый вход третьего триггера 22, на второй вход которого поступает двоичный код 100000 седьмого тактового сигнала с седьмой тактовой шины, причем логическая единица, поступающая на второй вход третьего триггера 22, по длительности более широкая, чем сигнал, поступающий в первый такт на первый вход третьего триггера 22, так что на выходе третьего триггера 22 получается двоичный код 111000. Этот код подается на первый вход шестого элемента ИЛИ 23, на второй вход которого поступает двоичный код 00000 синфазной составляющей с первого выхода квадратурного преобразователя 1, так что на выходе шестого элемента ИЛИ 23 формируется двоичный код 111100, поступающий на первый вход седьмого элемента И 24, На второй вход седьмого элемента И 24 подается двоичный код 111111 с первого выхода блока 2 определения номера квадранта, На выходе сецьмого элемента И 24 получается двоичный код 111100, который подается на второй вход пятого элемента. ИЛИ 2. Двоичный код 111111 с первого выхода блока 2 определения номера квадранта поступает также на вход элемента НЕ 18, так что на его выходе формируется двоичный код 000000, который подается на первые входы пятого 19 и шестого 20 элементов И.Двоичный код с выхода шестого элемента 23 подается также на второй вход пятого элемента И 19, так что на выходе пятого элемента 19 получается двоичный код 000000, поступающий на второй вход четвертого элемента ИЛИ 12, на выходе которого в свою очередь формируется двоичный код 111110, подаваемый на первый вход полусумматора 13 и на второй вход четвертого элемента И 14. Двоичный код с выхода третьего элемента ИЛИ 10 подается также на второй вход шестого элемента И 20, так что на выходе шестого элемента И 20 получается двоичный код 000000, поступающий на первый вход пятого элемента ИЛИ 21, на выходе которого в свою очередь формируется двоичный код1226332 10 15 20 25 30 35 40 45 50 7111100, подаваемый на второй входполусумматора, На выходе полусумматора 13 формируется двоичный код000010, поступающий на первый входчетвертого элемента И 4 и на второйвход первого сумматора 15. На выходечетвертого элемента И 14 получаетсядвоичный код 000010, поступающий напервый вход первого сумматора 15.Двоичный код 000111 с выхода второго элемента И 6 подается на первый вход второго регистра 25, на второй вход которого поступает двоичныйкод с второго выхода первого сумматора 15, и поступает на третий входпервого регистра 16,на первый входкоторого подается двоичный код спервого выхода первого сумматора15. На второй и третий входы первогои второго регистров 16 и 25 соответственно поступает двоичный код100000 седьмого тактового сигналас седьмой тактовой шины, причем логическая единица, поступающая соответственно на второй и третий входыпервого и второго регистров 16 и 25,по длительности более. широкая, чемсигналы, поступающие в первый тактс первого и второго выходов первогосумматора 15, так что первый и второй регистры 16 и 25 в первый тактнаходятся в нулевом логическом состоянии. Поэтому с выхода четвертогоэлемента И 14 и с выхода полусумматора 13 соответственно на первыйи второй входы, соответствующие нечетной группе входов, первого сумматора 15 поступают двоичные коды000010 и 000010, совокупность которых составляет кодовую комбинацию,соответствующую отдельным двоичнымкодам с первого по шестой такты:000000, 000000, 000000, 000000,111111 и 000000. Эти двоичныекоды суммируются с двоичными соответствующими кодами, поступающимис выхода умножителя 17 на два натретий вход первого сумматора 15,соответствующий четным входам первого сумматора 15. Умножитель 17 надва удваивает кодовые комбинации,поступающие с выхода первого регистра 16,В первый такт независимо от состояний первого сумматора 15 первый и 55 второй регистры 16 и 25 находятся в нулевом состоянии, так как на ихсоответственно втором и третьем входах наблюдается логическая единица,поступающая с седьмой тактовой шины,Во второй и третий такты первыйи второй регистры 16 и 25 будут такженаходиться в нулевом состоянии, таккак на их соответственно третий ипервый входы подаются логические нули с выхода второго элемента И 6.В четвертый такт на первый, второй и третий входы первого сумматора 15 подаются нулевые двоичные коды,которые соответствуют нулевым состояниям на первом и втором выходахпервого сумматора 15, так что первыйи второй регистры 16 и 25 останутсяв нулевых состояниях, хотя на их соответственно третьем и первом входахнаблюдается логическая единица, поступающая с выхода второго элемента И 6В пятый такт на первый и второйвходы первого сумматора 15 подаютсялогические единицы, соответствующиеотрицательной логической единице вдополнительном коде, которая, суммируясь с логическим нулем, поступающимс выхода умножителя 17 на два натретий вход первого сумматора 15,появляется на первом и втором выходахпервого сумматора 15, Знак отрицательной логической единицы с второговыхода первого сумматора 15 поступаетна второй вход второго регистра 25,а ее мантисса 11111 подается с первого выхода первого сумматора 15 напервый вход первого регистра 16,так что на выходах первого и второгорегистров 16 и 25 появятся соответственно двоичные коды 11111 и 1 вмомент появления логической единицыв пятый такт на выходе второго элемента И 6,1 В шестой такт на первый и второй входы первого сумматора 15 подаются логические нули, а на третий вход первого сумматора 15 поступает двоичный код 111110, который соответствует отрицательным двум единицам младшего разряда (е.м,р,), получающимся в результате удвоения мантиссы 11111 отрицательной логической единицы,поступающей с выхода первого регистра 16 на вход умножителя 17 на два. В результате суммирования на первом выходе первого сумматора 15 появится двоичный код 11110, а на втором выходе первого сумматора 15 будет наблюдаться логическая единица, которые соответственно повторятсяО 20 25 ЗО 35 40 45 50 55 на выходах первого и второго регистров 16 и 25 в момент появления логической единицы в шестой такт на выходе второго элемента И 6,Таким образом, в Шестой такт напервый, второй, третий и четвертыйвходы второго сумматора 26 подаютсялогические единицы соответственнос выхода второго регистра 25, с первого и второго выходов блока 2 опредечения номера квадранта и с шинылогической единицы, так что логические единицы на втором, третьем ичетвертом входах второго сумматора26 соответствуют двоичному коду 111на четной группе входов второго сумматора 26, на первый вход которогопоступает двоичный код 111 (нечетнаягруппа входов второго сумматора 26)с выхода второго регистра 25. Результат от суммирования этих двоичныхкодов на первом, втором и третьемвыходах второго сумматора 26 соответственно будет иметь вид 110.Этот двоичный код с первого, второгои третьего выходов второго сумматора26 подается соответственно на первый,второй и третий входы третьего регистра 27, соответствующие старшимразрядам третьего регистра 27. Наостальные младшие разряды третьегорегистра 27 с выхода первого регистра 16, подключенного к четвертомувходу третьего регистра 27,поступаетдвоичный код 11110, так что в моментпоявления логической единицы в двоичном коде 000001 восьмого тактовогосигнала, поступающего с восьмой тактовой шины на пятый вход третьегорегистра 27, на выходе третьего регистра 27 и выходной шине появитсядвоичный код 1101111 О, соответствующий в десятичной системе счисления222-му сектору, т.е. при снижениидинамического диапазона в четырераза ошибка измерения составила3 е.м,р что соответствует высокойточности измерения фазы.ЯСледует отметить, что восемь тактовых сигналов подаются с выходовформирователя тактовых импульсов, запускаемого от задающего генератора,который генерирует, например, синусоидальный сигнал.Сравнительные испытания предлагаемого и известного фазоизмерительныхустройств показали, что введение впредлагаемое фазоизмерительное устройство указанных блоков и связей позволило увеличить точность измерения мгновенных значений фазы сложного сигнала в 5 раз в предельномслучае по сравнению с известным приусловии, что разрядность двоичного кода квадратурных составляющих сложного сигнала равна 8 и динамический диапазон изменения квадратурных составляющих сложного сигнала уменьшен вдвое по отношению к его максимальному значению. ФормулаизобретенияФазоизмерительное устройство, содержащее квадратурный преобразователь, у которого первый вход подключен к входной шине, второй вход подсоединен к первой тактовой шине, и блок определения номера квадранта, первый вход которого соединен с второй тактовой шиной, о т л и ч а ю - щ е е с я тем, что, с целью повышения точности, в него введены последовательно соединенные первый элемент ИЛИ, у которого первый и второй входы подкгпочены соответственно к первому и второму выходам квадратурного преобразователя, первый элемент И, второй вход которого подсоединен к третьей тактовой шине, первый триггер, второй вход которого соединен с четвертой тактовой шиной, второй элемент И, второй вход которого подкхпочен к пятой тактовой шине, счетчик, второй вход которого подсоединен к шестой тактовой шине, и второй элемент ИЛИ, у которого остальные входы подключены к остальным соответствующим выходам счетчика, и выход1 соединен с третьим входом второго элемента И, последовательно соединенные второй триггер, у которого первый вход подключен к первому выходу квадратурного преобразователя, второй вход подсоединен с седьмой тактовой шине, третий элемент ИЛИ, второй вход которого соединен с вторым выходом квадратурного преобразователя третий элемент И, второй вход которого подключен к первому выходу блока определения номера квадранта, четвертый элемент ИЛИ, полу- сумматор четвертый элемент И, второй вход которого подсоединен к выходу четвертого элемента ИЛИ, первый сумматор, второй вход которого соединен с выходом полусумматора,Составитель В. ШубинРедактор Р. Цицика Техред Л,Олейник Корректор Л. Патай Заказ 2125/42 Тираж 728 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 1 2 первый регистр, у которого второй вход подключен к седьмой тактовой шине, третий вход соединен с выходом второго элемента И, и умножитель на два, выход которого подсоединен к третьему входу первого сумматора, последовательно соединенные элемент НЕ, вход которого соединен с первым выходом блока определения номера квадранта, и пятый элемент И, выход которого подключен к второму входу четвертого элемента ИЛИ, последовательно соединенные шестой элемент И, у которого первый вход подсоединен к выходу элемента НЕ, а второй вход соединен с выходом третьего элемента ИЛИ, и пятый элемент ИЛИ, выход которого подключен к второму входу полу- сумматора, последовательно соединенные третий триггер, у которого первый вход подключен к второму выходу квадратурного преобразователя, второй вход подсоединен к седьмой тактовой шине, шестой элемент ИЛИ, у которого второй вход соединен с первым выходом квадратурного преобразователя, а выход подключен к второму входу пятого элемента И, и седь 26332 12мой элемент И, у которого второйвход подсоединен к первому выходублока определения номера квадранта,а выход соединен с вторым входом пятого элемента ИЛИ, и последовательносоединенные второй регистр, у которого первый вход подключен к выходувторого элемента И, второй вход подсоединен к второму выходу первого О сумматора,а третий вход соединен сседьмой тактовой шиной, второй сумматор, у которого второй и третий входыподключены соответственно к первомуи второму выходам блока определения 5 номера квадранта, а четвертый входподсоединен к шине логической единицы, и третий регистр, у котороговторой и третий входы соединены соответственно с вторым и третьим выхо.- 20 дами второго сумматора, четвертыйвход подключен к выходу первого регистра, а пятый вход соединен с восьмой тактовой шиной, и выход подсоединен к .выходной шине, причем второй 25 и третий входы блока определения номера квадранта соединены соответственно с первым и вторым выходамиквадратурного преобразователя.