Устройство задержки сигналов

СОЮЗ СОВЕТСНИХ ,социАлистичЕснихРЕСПУБЛИН 119) 111) 21 1)4 НОЗ К 5 ЕНИЯ ВТОРСКОМУ С ТЕЛЬСТВ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗОБР(56) Авторское свидетельство СССР У 1015491, кл. Н 03 К 5/13, 1983.Авторское свидетельство СССР В 1104655, кл, Н 03 Н 7/32, 1982. (54). УСТРОЙСТВО ЗАДЕРЖКИСИГНАЛОВ Р(57) Изобретение относится к автоматике н вычислительной технике и может использоваться при создании высоконадежных систем для управления технологическими процессами.Цель изобретения - повышение надеж-.ности работы устройства путем исключения ошибок оператора. - достигается автоматизацией учета временнойэксплуатации устройства погрешности,Для этого в устройство задержки сигналов дополнительно введен блок выделения заданного импульса серии,содержащий блокировочный триггер, ло.гический элемент И, двоичный счетчик, формирователь и элемент сравнения. Функциональная схема устройства задержки, состав блоков и описание работы приводятся в описанииизобретения. 1 з.п. ф-лы, 1 ил.1 2Изобретение относится к автоматике и вычислительной технике и можетбыть использовано при создании высоконадежных систем для управлениятехнологическими процессами.Целью изобретения является повышение надежности работы устройства за счет исключения ошибок оператора при эксплуатации устройствапутем автоматизации учета временнойэксплуатации устройства погрешности.На чертеже представлена схемапредложенного устройства,Устройство содержит блок 1 управления, в который входит задающийгенератор 2, триггер 3 управления,управляемый вентиль 4 и делитель 4частоты, причем единичный вход триггера 3 управления подключен к входной клемме устройства, а единичныйвыход - к входу управления управляемого вентиля 4, импульсный вход которого подключен к выходу задающегогенератора 2, а выход соединен с входом делителя 4 частоты.В состав устройства входит программируемый блок 6 задержки, содержащий двоичный счетчик 7 на Й разрядов, программный коммутатор 8,многовходовый элемент И 9, входы котоГрого подключены к выходным клеммампрограммного коммутатора 8, а выход соединен с управляющим входомвентиля 10, импульсный вход которого соединен со счетным выходом первого разряда двоичного счетчика 7, атакже выходом делителя 4 частоты,выход вентиля 10 соединен с выходом задержанного сигнала программируемого блока 6 задержки. Выходы двоичного счетчика 7 являются первым информационным выходом программируемогоблока 6 задержки, а выходы программ-,ного коммутатора 8 являются вторыминформационным выходом. Формирователь 11 контрольного кода содержитпервый блок 12 передачи числа, блок13 инвертирования контрольного кода,второй блок 14 передачи числа. Первый и второй импульсные входы формирователя 11 контрольного кода подключены соответственно к выходу задержанного сигнала программируемого блока 6 задержки и первому выходу устройства и к входной клемме, а такжек первому и второму входам первогоэлемента ИЛИ 14 и через блок задерж 14166 2ки 16 к контрольному блоку 17, кото.рый содержит контрольный регистр 18,выходные концы которого поразрядно подключены на первые потенциаль ные входы контрольного блока 19 сравнения. На вторые потенциальные входыпоследнего подключены выходные клеммы контрольного коммутатора 20, подключенного к минусу источника посто- О янного напряжения.Выходы "Больше", Меньше" н "Равно" контрольного блока 19 сравне"ния подключены к входам второгоэлемента ИЛИ 21, причем выходы "Боль ше" и "Меньше" подключены также соответственно к первому и второму входам формирователя 22 сигналов сбоя,на третий вход которого подключен выход второго элемента ИЛИ 21, соединен О ный также с установочными входамитриггеров контрольного регистра 18.Формирователь 22 сбоя содержит первый триггер 23, управляемый вентиль24, второй триггер 24, управляемые 25 вентили 26 - 29, к выходам которыхподключено индикаторное устройство30. К единичному входу первого конт рольного триггера 23 подключен выходвторого элемента ИЛИ 21, нулевой вход Зо первого контрольного триггера 23 од"ключен к входной клемме устройства,единИчный и нулевой входы второгоконтрольного триггера 24 подключенык установочным входам формирователя22 сигналов сбоя, соединенным соответственно с входной и первой выходной клеммами устройства.Устройство содержит блок 31 коррекции временной погрешности, состоящий из генератора 32 импульсов высокой частоты (частота которого в Юраз больше частоты задающего генератора 2) , триггера 33 первого и второго элементов ИЛИ 34 45 и 34, элемента И 36, счетчика 37 идешифратора 38, причем первый входпервого элемента ИЛИ 34, являющийся первым входом блока 31 коррекциивременной погрешности, подключен квходной клемме устройства, второйвход первого элемента ИЛИ 34, являю. щийся третьим входом блока 31, под"ключен к первой выходной клеммеустройства, первый вход второго элемента ИЛИ 341 являющийся вторым входом блока 31 коррекции временнойпогрешности, подключен к выходу управляемого вентиля 4 блока 1 управ40 ления, выходы первого и второго элементов ИЛИ 34 и 35 подключены соответственно к единичному и нулевомувходам следящего триггера 33, единичный выход которого подключен к одному входу элемента И 36, на другойвход которого подключен генератор 32импульсов высокой частоты, выход элемента И 36 подключен на счетный входсчетчика 37, на установочный вход10которого подключен вход первого элемента ИЛИ 34, выходы счетчика 37 под.ключены к дешифратору 38, выход которого подключен к второму входу второго элемента ИЛИ 35 и является выходом блока 31 коррекции временной погрешности и вторым выходом устройст-,ва.Емкость счетчика 38 выбрана несколько большей максимального числа 20импульсов генератора 32 импульсоввысокой частоты, поступающих на егосчетный вход за период выбранной частоты задающего генератора 2.Устройство содержит также блок 39 25вьщеления заданного импульса серии,содержащий элемент 40 сравнения,число входов сравнения которого равно числу разрядов двоичного счетчика 7 программируемого блока 6 задержки, управляемый двоичный счетчик 41,работающий в режиме вычитания и своэможностью записи модуля при разрешающем потенциале на входе управления, причем число разрядов этогосчетчика равно числу разрядов двоичного счетчика 7, элемент И 42, блокировочный триггер 43 и Формирователь 44, предназначенный для формирования короткого положительногоимпульса, причем одни входы А элемен.та 40 сравнения подключены к первыминформационным выходам программируе"мого блока 6 задержки и являютсявторыми информационными входами бло"45ка 39 выделения заданного импульсасерии, а другие входы В элемента 40сравнения соединены с выходами управляемого двоичного счетчика 41,информационные входы которого подключены к выходу формирователя 11контрольного кода и являются первыми информационными входами блока39 выделения заданного импульса серии, счетный вход управляемого двоичного счетчика 41 соединен с выходом элемента И 42, первый вход которого подключен к выходу блока 16 задержки и является первым входом управления блока 39 выделения заданного импульса серии, второй входэлемента И 42 соединен с нулевымвыходом блокировочного триггера 43и входом управления управляемого двоичного счетчика 41, единичный входупомянутого триггера 43 соединен с,выходом управляемого вентиля 4 блокауправления и является вторымвходом управления блока 39 выделения заданного импульса серии, единичный выход блокировочного триггера 43 соединен с входом управления схемы 40 сравнения, выход равенства которой через Формирователь 44соединен с вторым входом первого эле-мента ИЛИ 34, являющимся третьимвходом блока 31 контроля временнойпогрешности, при этом выход Формирователя 44 является выходом блока 39 выделения заданного импульсасерии.Устройство работает следующим образом.Перед началом работы производитсяустановка исходного состояния триггера 3 управления, разрядов двоичного счетчика 7, контрольного регистра 18, первого и второго контрольных триггеров 23 и 25, следящеготриггера 33, счетчиков 37, 41 и триггера 43 блокировки ( цепь установки"0" на чертеже не показана).Сигнала равенства элемента 40сравнения на единичный вход следящего триггера 33 не поступает ввиду Формирования на управляющем входе элемента 40 сравнения запрещающего потенциала с единичного плечатриггера 43 блокировки, На переключателях программного коммутатора 8 и контрольного коммутатора 20проводится набор кодовой комбинации для получения задержки необходимой длительности.По сигналу "Пуск", поступающему навход управления устройства, производится установка триггера 3 управления в единичное состояние, в резуль"тате на вход управления вентиля 4 подается разрешающий потенциал низкого уровня,Для устранения временного рассогласования между сигналом "Пуск" и первым импульсом серии задающего генератора 2, с приходом которого на входделителя 5 частоты начинается отсчетистинного времени задержки по установленному коду, сигнал "Пуск" по 1215166ступает также на первый вход блока 31 коррекции временной погрешности, где производится обнуление счетчика 37 и через первый элемент ИЛИ 34 производится установка триггера 33 в единичное состояние, в результате с генератора 32 импульсов высокой частоты через элемент И 36 начинают поступать импульсы на счетный вход счетчика 37. С приходом первого импульса с задающего генератора 2 на вход делителя 5 частоты на второй вход блока 31 коррекции временной погрешности работы счетчика прекращается, так как этим сигналом через элемент ИЛИ 35 производится уста" новка триггера 33 в исходное положение. Таким образом, временной интервал А между сигналом "Пуск" и первым импульсом с задающего генера. тора 2 в каждом конкретном случае фиксируется путем включения счетчика 37, который по сигналу "Пуск" отрабатывает часть периода Т задающего генератора 2.Сигналом "Пуск" производится установка в исходное состояние первого контрольного триггера 23, второго контрольного триггера 25 - в единичное состояние, этим же сигналом производится опрос второго блока 14 передачи числа, в результате контрольная кодовая комбинация, соответствующая выбранной временной задержке, подается на входы контрольного регистра 18 и далее на первые потенциальные входы контрольного блока 19 сравнения. Одновременно эта же контрольная кодовая комбинация подается на информационные входы управляемого двоичного счетчика 41 блока 39 вьделения заданного импульса серии. Производится запись контрольного модуля, так как триггер 43 блокировки находится в исходном состоянии и с его нулевого выхода поступает разрешающий потенциал на вход управления управляемого двоичного счетчика 41, а также на второй вход элемента И 42, что разрешает прохождение импульса на счетный вход управляемого двоичного счетчика 41.Задержанный сигнал "Пуск" с выхода блока 16 задержки поступает на первый вход элемента И 42 блока 39 выделения заданного импульса серии и с его выхода - на счетный вход управляемого двоичного счетчика 41, 5 1015 20 25 1-1, которое присутствует на входах В элемента 40 сравнения блока 39 вы 30. 55 35 40 45 50 в результате из модуля, записанного в счетчик в соответствии с установленной кодовой комбинацией и поформированию заданной временной задержки, производится вычитание единицы. С приходом первого импульса с задающего генератора 2 на входделителя 5 частоты на второй входуправления блока 39 вьщеления заданного импульса серии и даже на единичный вход триггера 43 блокировки происходит переключение этоготриггера, в результате на втором входе элемента И 42 и входе управленияуправляемого двоичного счетчика 41устанавливается запрещающий потенциал, а на входе управления элемента40 сравнения в разрешающий потенциал, который разрешает формирование.выходного сигнала при равенстве двоичных чисел А и В на входах этого элемента, при этом на все времяработы устройства,( до установления новой кодовой комбинации напереключателях коммутатора и установки "0") в управляемом двоичномсчетчике 41 хранится двоичное число деления заданного импульса серии.Прсле установления потенциалов сигналом с выхода блока 16 задержки производится опрос контрольного блока 19 сравнения и в зависимостиот результатов сравнения контрольного кода с контрольного регистра 18 с кодом задержки, установленным на коммутаторе 20,формируется один из трех возможныхсигналов на выходе контрольного блока19 сравнения, а именно "Больше","Равно", "Меньше", причем по сигналам"Больше" или Меньше", поступающим наимпульсные входы вентилей 27 и 26производится контроль исправностиконтрольного коммутатора 20, программного коммутатора 8 и двоичного счетчика 7. Любой из выходных сигналовконтрольного блока 19 сравнения свыхода элемента ИЛИ 21 переключает первый контрольный триггер 23, который при отсутствии сигнала с выхода контрольного блока 19 сравнениясохраняет свое исходное состояние,сигналом с выхода элемента ИЛИ 21 производится также установка исходного состояния разрядов контрольно"го регистра 18.1215166 Огде Ь - временная погрешность обус 7ловленная рассогласованиеммежду пусковым импульсом ипервым импульсом задающегогенератора (первый циклработы блока коррекции временной погрешности);Т - период серии импульсовс выхода блока управления,и - требуемая кодовая комбинация для установки временизадержки;Т(п) - время до формирования выходного импульса с блока выделения заданного импульсасеРии;(Т-ф - второй цикл работы блокакоррекции временной погрешностиТаким образом, при установке реалькой кодовой комбинации и на переключателях коммутатор за счет выделения (и) -го импульса серии блоком39 выделения заданного импульса серии, который используется для вторичного за цикл работы устройства 35 включения блока 31 коррекции временной погрешности, на втором (точном)выходе устройства формируется сигналс ликвидацией погрешности Ь, который равен установленному времени на 40 задержку сигналал л.Вых.2 ЬоПри достижении в счетчике 7 кода,равного установленному на переклю чателях программного коммутатора 8,на выходе элемента И 9 формируется низкий потенциал разрешающего уров.ня, который поступает на управляющийвход вентиля 1 О. На выходе вентиляО формируется сигнал, который подается на первую выходную клемму и является первьи выходным сигналом уст 1.ройства, причем величина задержки,наэтом выходе равна С приходом входного сигнала двоичный счетчик 7 начинает счет и при достижении в нем кода на единицу меньшего, чем код, установленный на переключателях программного коммутатора 8, на выходе элемента 40 сравнения блока 39 выделения заданного импульса серии формируется сигнал равенства (широкий положительный импульс, длительность которого равняется Т 1, который формирователем 44 преобразуется в узкий положительный импульс длительностью 1 мкс, что обеспечивает нормальную работу следящего триггера 33 блока 31 коррекции временной погрешности. При кодовой комбинации И =1 с приходом первого импульса. задающего генератора 2 с входа управляемого вентиля 4 на нулевой вход следящего триггера 33 переключение триггера не происходит, так как на единичном входе этого триггера под воздействием сигнала равенства элемента 40 сравнения присутствует сформированный импульс с выхода формирователя 44 несколько большей длительности 1 мкс. Наличие формирователя 44 обеспечивает также установку следящего триггера 33 после окончания второго цикла работы блока 31 коррекции временной погрешности.Сигнал с выхода формирователя 44 поступает на третий вход блока 31 коррекции временной погрешности и через первый элемент ИЛИ 34 производит второе за цикл работы устройства задержки сигналов переключение триггера 33 в единичное состояние, в результате через элемент И 36 разрешается поступление импульсов с генератора 32 импульсов высокой частоты на счетный вход счетчика 37, который продолжает работать до тех пор, пока на его выходах не установится двоичная кодовая комбинация, которая соответствует числу импульсов генератора 32 импульсов высокой частоты за период между импульсами задающего генератора 2, после чего на выходе дешифратора 38 формируется сигнал, по которому через второй элемент ИЛИ 35 производится установка триггера 33 в выходное положение, в результате прекращается поступление импульсов с генератора 32 импульсов высокой частоты на счетный вход счетчика 37. Сигнал с выхода дешифратора 38, поступающий на выход блока 31 коррекции временной погрешности, является вторым ( точным) выходом уст, ройства задержки сигналов, причем время задержки на этом выходе равноВью.2 - ,Ь + Т (и) + (Т) = пТ,л лВыа Ьф +По этому сигналу производитсяустановка второго контрольного триг 1215166гера 25 в исходное состояние, в результате прекращается поступление им"пульсов задающего генератора 2.навход двоичного счетчика 7. При поступ.лении на импульсные входы опросавентилей первого блока 12 передачичисла первого выходного сигнала производится запись числа, соответствующего прямому коду, при котором на10первом выходе устройства сформировался выходной задержанный сигнал,поступающий в контрольный регистр18, а затем через блок задержки 16производится опрос контрольного бло 15ка 19 сравнения. При этом, если выходной задержанный сигнал с программируемого блока 6 задержки сформирован вовремя, т.е. в соответствии скодом установленным на переключаФ20телях программного коммутатора 8,сигнал сбоя не формируется, При появлении на выходе контрольного блока 19 сравнения сигналов "Больше"или "Меньше" поступающих на им 25пульсные входы вентилей 28 и 29,формируется сигнал сбоя, сигнализирующий, что выходной сигнал сформирован раньше или позже, чем требовалось по программе. Первый выходной30сигнал поступает также на импульсный вход вентиля 24 блока 22 формирования сигналов сбоя и в случае отказа контрольного блока 19 сравнения формирует сигнал сбоя, которыйпоступает на вход индикаторного устройства 30.формула изобретения1. Устройство задержки сигналов, содержащее программируемый блок задержки, формирователь контрольного кода, контрольный блок, формирователь сигналов сбоя, первый и второй элементы ИЛИ, блок задержки, блок коррекции временной погрешности, причем выход программируемого блока задержки является первым выходом устройства, а его импульсный вход подключен к выходу блока управления, один вход которого является входом устройства, а.другой подключен к установочному входу программируемого блока задержки и к первому выходу устройства, первый и второй информационные входы формирователя контрольного кода подключены соответственно к первым и вторым информационным выходам программируемого блока задержки, первый и второй импульсные входы формирователя контрольного кода подключены соответственно к первому выходу устройства и к его входу соответственно и к первому и второму входам первого элемента ИЛИ, выход которого через блок задержки подключен к входу опроса контрольного блока, первый вход которого подключен к выходу формирователя контрольного кода, второй вход - к выходу второго элемента ИЛИ, к входам которого подключены выходы Больше, "Меньше и "Равно" контрольного блока, причем выходы "Больше" и Меньше" контрольного блока подключены к первому и второму входам формирователя сигналов сбоя, третий вход которого подключен к выходу второго элемента ИЛИ, а первый и второй установочные входы подключены соответственно к входу и первому выходу устройства, первый вход блока коррекции временной погрешности соединен с входом устройства, второй вход - с выходом блока управления, а выход блока коррекции временной погрешности является вторым выходом устройства, отличающееся тем, что, с целью повьппения надежности работы устройства за счет исключения влияния ошибок оператора путем автоматизации учета временной погрешности, в него дополнительно введен блок выделения заданного импульса серии, первые информационные входы которого подключены к выходу формирователя контрольного кода, вторые информационные входы подключены к первым информационным выходам программируемого блока задержки, первый вход управления соединен с выходом блока задержки, второй вход управления соединен с вторым выходом блока управления, а выход блока выделения заданного импульса серии подключен к третьему входу блока коррекции временной погрешности.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок выделения заданного импульса серии содержит блокировочный триггер, элемент И, двоичный счетчик, формирователь, элемент сравнения, одни входы которого являются вторыми информационными входами блока выделе1215166 вым выходом блокировочного триггера и с входом управления управляемогодвоичного счетчика, единичный вход 5блокировочного триггера является вторым входом управления блока выделения заданного импульса серии, а егоединичный выход соединен с входомуправления элемента сравнения, выход 10 равенства которого подключен к входу формирователя, выход которогоявляется выходом блока вьщелениязаданного импульса серии. Выкод 1 оставитель А.Титоехред О.Неце Редактор М.Келеме 9 Тираж 818НИИПИ Государственного комитета ССС по делам изобретений и открытий13035, Москва, Ж, Раушская наб.,Заказ. 9 одписн ент", г.Ужгород, ул,Проектная, 4 илиал ния заданного импульса серии, другиевходы соединены с выходами управляемого двоичного счетчика, информационные входы которого являются первыми информационными входами блокавьщеления заданного импульса серии,счетный вход управляемого двоичногосчетчика соединен с выходом элемента И, первый вход которого являетсяпервым входом управления блока вьщеления заданного импульса серии, второйвход элемента И соединен с нулеКорректор М.Самборска