Цифроаналоговый преобразователь

(51) И 03 ВУ динены с выхоцами первого блока вычитания, второй блок вычит,ния, первые входы которого соединены с шиной кода нуля, а вторые входы подИ, Качур ключены к выходам блока, умножения, коммутатор, первые входы которого соединены с выходами блока умноже - ния, вторые входы - с выходами второго блока вычитания, а третьи входы - с шинои кода нуля, сумматор,первые входы которого подключены к.выходам коммутатора, вторые входы -к выходам первого регистра, выходымладших разрядов - к вторым входамблока разрядных ключей, выходы старших разрядов - к первым входам дополнительного блока разрядных ключей,второй вход которого соединен с выходом источника опорного напряжения,дополнительная матрица резисторов,ш входов которой подключены к соответствующим выходам дополнительногоблока разрядных ключей, а выход -к входу усилителя, линия задержкй,вход которой соединен с шиной синхронизации, входом синхронизации пер, ного регис которого с и линии онтроля четно ) которого со етчика, тригг улевое состоя инены входы усе которого шине синхронизации, аки в единичное состояу синхронизации втторому выходу линии зарегистра и ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ИЗОБ ВТОРСНОМУ СВИДЕТЕЛЬ(71) Куйбышевский институт инженеров железнодорожного транспорта (53) 681.325(088.8)(56) 1. Гнатек Ю.Р. Справочник по цифро-аналоговым и аналогоцифровым преобразователям. И "Радио и связь", 1982, с. 17, рис.1-22, Гитис Э.И, Преобразователи информации для электронных цифровых вычислительных устройств. М., нЭнер гия", 1975, с. 278, рис, 7-1 б (прототип).(54) (57) ЦИФРО-АНАЛОГОВЬЗИ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый регистр,входы которого соединены с входнойшиной, источник опорного напряжения,блок разрядных кпючей, первый входкоторого соединен с выходом источника опорного напряжения, матрицурезисторов, входы которой подключены к выходам блока разрядных ключей, усилитель, вход которого соединен с выходом матрицы резисторов, авыход - с выходной шиной, о т и и -ч а ю щ и й с я тем, что, с цельюповышения быстродействия, н неговведены дополнительный блок разрядных ключей, второй регистр, входыкоторого соединены с выходами перво. го регистра, первый блок вычитания, первые входы которого подключены к выходам первого регистра., а вторые входы - к выходам второго регистра, блок умножения, входы которого спев нход которог мента ИЛИ, а вое состояни ции, блок к ности входь выходами сч тановки в н подключен к вход устанон ние - к вход элемент ИЛИ, входы иены с первыми выходажки, счетчик, счетный подключен к выходу эле ход установки н нулек шине синхронизасти и нечет1152091 30 держки, два элемента И, первые входыкоторых соединены с соответствующими выходами блока контроля четностии нечетности, вторые входы - с инверсными выходом триггера, а выходыЪИзобретение относится к вычисли-тельной технике, а именно к средствам преобразования информации из цифровой формы в напряжение, и может использоваться в аналого-цифровых 5 преобразователях, цифровых фильтрах, дисплеях на электроннолучевых трубках для формирования сигналов развертки, вычислительных и управляющих системах, 10Известны цифро-аналоговые преобразователи (ЦАП), содержащие запоминающий регистр, стабилизированный источник опорного напряжения и цифроаналоговый декодер, состоящий из 15 аналоговых ключей и цепочки прецизионных резисторов. В таких ЦАП подлежащий преобразованию цифровой код записывается в триггерный регистр. Каждый триггер регистра управляет 20 аналоговым ключом, который, в зависимости от своего состояния, либо отсоединяют либо подсоединяют к соответствующему входу резистивной це почки напряжение опорного источни ка или полученный из него ток. Резистивная цепочка делит опорное напряжение или полученный из него ток таким образом, что образующееся на выходе ЦАП приращение напряжения пропорционально эквивалентному весу разряда входного числа 1.11.Поскольку такие ЦАП не содержат выходного усилителя, они чаще всего гораздо дешевле преобразователей с усилителем на выходе, Однако они не могут быть термостабильными, так как температурная нестабильность мно гоэвенноЯ цепочки резисторов непосредственно сказывается на выход иом сигнале, Кроме того, они не" универсалькм, так как допускают подключение только высокоомной нагрузки. элементов И и прямой выход триггерасоединены соответственно с первым, вторым и третьим управляющими входами коммутатоЮ . Наиболее близким техническимрешением к изобретению является ЦАП,содержащий первый регистр, входы которого соединены с входной шиной, источник опорного напряжения, блокразрядных ключей, первые входы которого подключены к выходу источникаопорного напряжения, а другие входы - к выходам первого регистра, матрицу резисторов, входы которой соединены с выходами блока разрядных ключей, суммирующий усилитель, входкоторого подключен к выходу матрицырезисторов, а выход соединен с выходной шиной 2,Недостаток известного, ЦАП - низкое быстродействие, Причина этогодлительный переходный процесс в согласующем усилителе, обусловленный наличием в схеме паразитных реактивныхэлементов. При этом длительность переходных процессов увеличивается сувеличением количества разрядов входйого числа, так как возрастают требования к точности преобразования, т.е.более точные ПАП требуют большеговремени установления выходного сигнала.Цель изобретения - повышение быстродействия,преобразователя.Поставленная цель достигаетсятем, что в ЦАП, содержащий первый регистр, входы которого соединены свходной шиной, источник опорного напряжения, блок разрядных ключей, первый вход которого соединен с выходомисточника опорного напряжения, мат"рицу резисторов, входы которой подключены к выходам блока разрядныхключей, усилитель, вход которого соединен с выходом резисторов, а выход -с выходной шикай, введены дополнительный блок разрядных ключей, втоЪрой регистр, входы которого соедике91 3 1520ны с выходами первого регистра, первый блок вычитания, первые входы которого подключены к выходам первогорегистра, а вторые входы - к выходамвторого регистра, блок умножения,входы которого соединены с выходамипервого блока вычитания, второй блоквычитания, первые входы которого соединены с шиной кода нуля, а вторыевходы подключены к выходам блока умножения, коммутатор, первые входы которого соединены с выходами блока умножения, вторые входы - с выходамивторого блока вычитания, а третьи входы - с шиной кода нуля, сумматор,пер.- 15вые входы которого подключены к выходам коммутатора, вторые входы - к выходам первого регистра, выходы младших разрядов - к вторым входам блокаразрядных .ключей, выходы старших раз 2 Орядов - к первым входам дополнительного блока разрядных ключей, второйвход которого соединен с выходом источника опорного напряжения, дополнительная матрица резисторов, в входов 25которой подключены к соответствующимвыходам дополнительного блока разрядного ключей, а выход - к входуусилителя, линия задержки, вход которой соединен с шиной синхронизации, входом синхронизации первогорегистра, элемент ИЛИ, входы которого соединены с первыми выходами линии задержки, счетчик, счетный входкоторого подключен к выходу элемента ИЛИ а вход установки в нулевоесостояние - к шине синхронизации,блок контроля четности и нечетности, входы которого соединены с выходами счетчика, триггер, вход установки в нулевое состояние которогоподключен к шине синхронизации,а вход установки в единичное состоя- .ние - к входу синхронизации второго регистра и второму выходу линии 45задержки два элемента И, первыевходы которых соединены с соответствующими выходами блока контроля четности и нечетности, вторые входы -,с инверсным выходом триггера, а вы- Оходы элементов И и прямой выходтриггера соединены соответственно спервым, вторым и третьим управляющими входами коммутатора.На фиг. 1 изображена структУРная схема предлагаемого ЦАП; нафиг. 2 - 5 - временные диаграммы,поясняющие его работу,ЦАП содержит первый регистр 1, источник 2.опорного напряжения, блок 3 разрядных ключей, матрицу 4 резисторов, усилитель 5, второй регистр 6, пеовый блок 7 вычитания, блок 8 умножения, второй блок 9 вычитания, коммутатор 10, сумматор 11 дополнительный блок 2 разрядных ключей; дополнительную матрицу 13 резисторов, линию 14 задержки, элемент ИЛИ 15, счетчик 16, блок 17 контроля четности и нечетности, триггер 18, первый 19 и второй 20 элементы И.Входы первого регистрасоедине ны с входной шиной, на которую поступает преобразуемый код. Выход пер. вого регистра 1 подключен к входам второго регистра 6, первым входам первого блока 7 вычитания и вторым входам сумматора 11. Выходы второго регистра 6 соединены с вторыми входами блока 7 вычитания, выходы которого через блок 8 умножения подключены к первым входам коммутатора 10 и вторым входам второго блока 9, вычитания, первые входы которого соединены с шиной кода нуля и треть ими входами коммутатора 1 О, Выходы второго блока 9 вычитания подключе" ны к вторым входам коммутатора 10, выходы которого соединены с первыми входами сумматора 11. Выходы старших разрядов сумматора 11 подключены к первым входам блока 12 дополнительных ключей, вторые входы которых соединены с выходом источника 2 опорного напряжения и первыми входами основных ключей, вторые входы которых подключены к выходам блока 3 младших разрядов сумматора 11. Выходы блока 3 разрядных ключей через матрицу 4 резисторов соединены с входом усилителя 5. Выходы дополнительного блока 12 разрядных ключей через дополнительную матрицу 13 резисторов подключены к входу усилителя 5, выход которого соединен с выходной шиной.Второй регистр 6 служит для хранения предыдущего по отношению к содержимому регистра 1 значения входного кода ЦАП. Первый блок 7 вычитания формирует разность между новым (уменьшаемое) и предыдущим (вычитаемое) значениями входного кода ЦАП.Ъ Блок 8 умножения умножает выходную цифру первого блока 7 вычитания на постоянное положительное число Кр 4 -масштабный коэффициент. Второй блок 9вычитания служит для нахождения разности между нулем (уменьшаемое) ивыходным кодом (вычитаемое) блока 8умножения и предназначен для формирования числа, противоположного познаку выходному числу блока 8 умно"жения. На выход коммутатора 10 поступает одна из трех его входных комбинаций в зависимости от того, на 1 Окаком иэ трех его управляющих входов(прямой выход триггера 18, выходэлемента И 19, выход элемента И 20)присутствует единичный уровень (соответствие информациониьп; и управляю щих входов будет показано), Сумматор 11 - обычный двоичный комбинационный сумматор. Дополнительные блок12 разрядных ключей и матрица 13резисторов представляют собой один 20или более добавочных разрядов ЦАП,являющихся последующими более старши-,ми по "весу по отношению к самомустаршему из основных разрядов ЦАП.Цифровые блоки 6-10 предназначены для формирования управляющих сигналов - кодов, блоки 14-20 управляются переключением этих кодов. Иоменты времени, в которые необходимо переключать управляющие сигналы, зада- ЗОются с помощью линии задержки, навход которой поступает внешний синхроимпульс. Выход линии 14 задержки,связанный с входом синхронизации вто.рого регистра б и входом установкинуля триггера 8, соответствует максимальной задержке сигнала в этойлинии. Функции стандартных блоков15-17 полностью определяются их названиями н не требуют дополнительныхпояснений, Следует лищь уточнйть,,что когда элементы И 19 и 2 О открыты единичным потенциалом с инверсного выхода триггера 18, то при четном содержимом счетчика 1 б на выход 45коммутатора 10 передается выходнойкод блока 8 умножения, а при нечетном - выходной код второго блока 9вычитания. Когда элементы,И закрыты, нулевым потенциалом с инверсно- ЬОго выхода триггера 18 единнчяий поитенциал его прямого выхода разрешает" передачу на выход коммутатора10 кода нуля.устройство работает следующим 551образом,Дпя наглядности представленияхарактера переходных процессов на выходе ЦАП рассмотрим в качестве примера случай, когда работа аналоговых узлов ЦАП (блоков 4, 13, 15) описывается дифференциальным уравнением второго порядка. Это означает, что состояние ЦАП, как объекта управления, полностью характеризуется двумя координатами - уровнем выходного напряжения и его первой производной по времени, т.е. скоростью изменения этого напряжения.Цель оптимального в смысле быстродействия управления переходным процессом в ПАП состоит в том, чтобы за наименьшее время довести уровень выходного напряжения до заданного значения (соответствующего новому значению входного цифрового кода), но так, чтобы к этому же моменту времени скорость изменения выходного напряжения оказалась равной нулю.Цикл работы начинается с приходом внешнего синхронизирующего импульсаПо этому импульсу очередной (новый) входной код ЦАП записывается в первый регистр 1, счетчик 1 б и триггер 18 устанавливаются в нулевое состояние, а сам импульс поступает на вход линии 14 задержки. Единичный потенциал инверсного выхода триггера 18 открывает элемент И 19 и 20, Нулевое состояние счетчика 16 воспринимается блоком 17 контроля четности и нечетности как четное число, поэтому на выходе "чет" этой схемы и на выходе связанного с ннм элемента И 19 появляется единичный уровень, В результате этого на выход коммутатора 10 передается выходной код блока 8 умножения.После записи нового кода содержимое первого регистра 1, в общем случае, изменяется на некоторую величину ЬК. В известном ЦАП новыйвходной код, н только он, сразу и .непосредственно поступает на входы блока 3 разрядных ключей, в результате чего на выходе усилителя 5 происходит некоторый переходной процесс, изображенный на фнг. 5 крнвой АВ и являкацийся реакцией аналоговых узлов схемы ЦАП на скачок входного сигнала.В предлагаемом ЦАП новый входной код поступает на первые входы сумматора 11. Кроме того, он подается напервый блок 7 вычитания, на выходекоторого формируется величина разности между новым и прежним кодом, хранящимся во втором регистре 6, Этаразность, обозначенная ЬК, увеличивается в масштабе до величины ЛК 5(фиг, 2) при помощи блока 8 умножения и через коммутатор 10 подается н;вторые входы сумматора 11 (фиг. 3).При этом на входах блоков 3 и 12,т,е. на выходах сумматора 11, оказывается (фиг. 4) код, отличающийся отзначения нового входного кода на величину Ь Кк (знак отличия совпадает сознаком ЗК),Благодаря тому, что в предлагаемом ЦАП начальный скачок значенияцифрового кода на входах аналоговыхключей разрядов всегда больше действительного изменения входного кодаЦАП, происходит форсирование переходного процесса на выходе ЦАП, иэтот процесс имеет тенденцию развиваться по кривой АБД (фиг. 5). Вопределенный момент времени(достигнута точка Б) процесс должен быть 25заторможен, чтобы предотвратить перерегулирование. Осуществляется этоследующим образом. По импульсу с первого выхода линии 14 задержки содержимое счетчика 16 устанавливается 30равным единице. При этом на выходе"нечет" блока 17 контроля четностии нечеткости возникает единичныйпотенциал, а на выходе "чет" - нулевой. В результате на выход комму- З 5татора 10 передается выходной кодвторого блока 9 вычитания, т.е,величина -ДК (фиг. 1,3 и 4), и выходное напряжение ЦАП от моментаимеет тенденцию изменяться по кривой ОБВЕ (фиг, 5).Момент С, вкоторый выходноенапряжение ЦАП достигает стационарного уровня, соответствующего новому входному коду, а первая пронэводная выходного напряжения ЦАП по времени становится равной нулю, является окончанием процесса управления,Индикатором этого момента служитпоявление на последнем (в данном 50примере - втором) выходе линии 14задержки импульса, по которому содержимое регистра 1 переписывается вовторой регистр 6, а триггер 18 переводится в единичное состояние. Единичный уровень прямого выхода триггера 18 разрешает передачу на выходкоммутатора 10 кода нуля. В итоге на выходе сумматора 11 оказывается тот же код, что и на выходе регистра 1, т.е. новый входной код, и поэтому переходной процесс на выходе ЦАП в действительности развивается по линии АБВГ (фиг. 5), т.е. заканчивается в точке В. На этом цикл работы ЦАП заканчивается.Для реализации предлагаемого устройства необходимо вначале выб" рать количество дополнительных (старших) разрядов, за сЧет которых обеспечивается возможность форсирования переходных процессов в ЦАПе, а затем произвести расчет оптимальных для наихудшего случая значений времени переключения (в рассмотренном примере - С и С ), которые опре деляют параметры линии 14 задержки. Выбор числа дополнительных (старших) разрядов (один или более) осуществляется произвольно. При этом автоматически определяется величина постоянного масштабного коэффициента К, на который умножается в блоке 8 выходной Код первого блока 7 вычитания, Зтот коэффициент должен задаваться таким, чтобы при максимальном изменении входного кода и-разрядного ЦАП, т.е. на величиьну 2 , значения кодов на входах аналоговых ключей разрядов, вызывакг щие форсирование переходного процесса на выходе ЦАП, отличались от максимального или минимального входного кода на величину, равную половине разности между числом, соответствующим .полному диапазону выходного (или входного) сигнала ЦАП с учетом его дополнительных (старших) разрядов, и числом, соответствующим диапазону работы основного ЦАП.Такое условие следует из необходимости для оптимального управления переходным процессом обеспечивать равные по модулю и противоположные по знаку приращения управляющего параметра, Зто означает, что для двух крайних случаев работы ЦАП нужно увеличивать на определенную величину максимальныи входной код ЦАП или уменьшать на такую же величину минимальный входной код ЦАП, Поэтому, если и - число основных, а ш - число дополнительных разрядов ЦАП, то масштабный коэффициент К блока 8умножения должен вычисляться поформуле12 (2 -2 ) 2 - 1М 2 2 ш = 1,2,3Другими словами, при форсировании переходного процесса на выходе ЦАП в указанных крайних случаях всегда используется наибольшее значение управляющего сигнала, обеспечиваемое введением в устройство дополнительных (старших) разрядовЦАП еДля любых других ситуаций приращение управляющих кодов ЮК (фиг,2-4) во столько раз меньше максимально возможного, во сколько раэ изменение,ЬКя входного кода ЦАП меньше его рабочего диапазона, т.е. числа 2 Поэтому, вследствие линейности блоков 4, 13 и 5, при любых изменениях входных кодов ЦАП сокращение длительности переходного процесса на его выходе происходит в одно и то же число раз, являющееся максимально возможным для наихудшего случая. Для остальных случаев возможно дополнительное сокращение длительности переходного процесса при использовании резерва по увеличению управляющего сигнала 1 Кх (фиг. 2-4). Но быстродействие ЦАП все равно определяется временем установления для наихудшего случая, которое в предлагаемом устройстве минимизируется.Расчет параметров оптимальногоуправления, т,е. моментов времени 5 переключения управляющих кодов, производится для наихудшей ситуациилибо путем построения математическоймодели аналоговой части ЦАП, либопо его экспериментально снятым динамическим характеристикам. При этом,как уже отмечалось, значение управляющего параметра (цифрового кода) внаихудшей ситуации принимается равным половине диапазона, задаваемого 15 . дополнительно введенными ш разрядами ЦАП.Технико-экономические преимущества предлагаемого ЦАП по сравнениюс известным заключаются в следующем.2 ф В предлагаемом ЦАП за счет введениядополнительных блоков, реализующихспециальный вид управления переходным процессом, достигается повышениебыстродействия, Зто сопровождаетсяи повышением сложности устройства.Однако большинство из дополнительныхвведенных блоков (13 и 15) являютсяцифровыми и очень простыми, поэтомустоимость предлагаемого устройства, 30 учитывая современный уровень технологии,электронной промышленности,возрастает несущественно, Быстродействие же является одной из основныххарактеристик ЦАП, и его повьхнениезначительно расширяет область применения устройства.