Система управления многопозиционной индукционной нагревательной установкой

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН зш Н 05 В 6/06 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЮ(71) Уфимский ордена Ленина авиационный институт им.Серго Орджоникидзе(56) 1. Патент США У 37 1807,кл. 321-27, 1973.2. Авторское свидетельство СССРУ 657571, кл, Н 02 М 7/515, 1977,(54)(57) СИСТЕМА УПРАВЛЕНИЯ МНОГО- ПОЗИЦИОННОЙ ИНДУКЦИОННОЙ НАГРЕВАТЕЛЬНОЙ УСТАНОВКОЙ, содержащая снабженный Формирователем импульсов инвер.тор, к выходу которого подключены по меньшей мере две нагрузки в виде колебательных контуров, настроенных на различные резонансные частоты, блоки задания режимов нагрева и датчиков контроля технологических и электрических параметров нагрузок, выходыкоторых через коммутатор связаны с формирователем импульсов инвертора, о т л и ч а ю щ а я с я тем, что,с целью расширения функциональных. возможностей, система снабжена процессором, ина ввода которого через введенные первый ключ и аналого-циФровой преобразователь связана с выходом коммутатора, а шина адреса связана через введенный дешифратор адреса ввода с управляющим входом коммутаЯО 1121789 А тора непосредственно и через введенный первый блок задержки - с управляющим входом первого ключа, а через дешифратор адреса вывода и второй введенный ключ - с адресным входом введенного буферного запоминающего устройства, выходные шины которого подключены к входам предустановки двух введенных двоичных реверсивных счетчиков, вход вычитания первого реверсивного счетчика соединен с выходом введенного генератора тактовых импульсов, а выход - с управляющим входом формирователя импульсов инвертора, с входом вычитания второго реверсивного счетчика, с управляю"щим входом второго ключа и входом управления режимами запись-считывание буферного запоминающего устройства через введенный дополнительный фор- авив мирователь импульсов и инвертор и через введенный второй блок задержки - с входом синхронизации предуст- фью ковки первого реверсивного счетчика Эффи и Б-входом введенного КБ-триггера, Ю выход которого подключен к входу син- ае 4 хронизации предустановки второго ре- есД версивного счетчика, связанного выхо- ОО дом с К-входом триггера непосредст- ( венно, а с адресным входом буферногоГ запоминающего. устройства - через введенный двоичный счетчик и третий ключ, управляющий вход которого подключен к выходу дополнительного фор- фр мирователя импульсов.1 1121Изобретение относится к преобразонательной технике и может найти применение в автоматизированных электротермических установках с несколькимизонами управляемого индукционного5нагрева при питании от тиристорногопреобразователя частоты.Известны системы управления электротермических установок, содержащиеисточники питания и ряд других наг"руэок попключаемых с помощью силовыхключевых элементов, управляемых отспециальной схемы синхронизации Г 11,Недостатками этих систем являютсяузость функциональных возможностей,высокая сложность реализации и низкаянадежность регулирования, связаннаяс необходимостью иметь большое коли-.чество единиц силового оборудованияи регулирующих устройств, Наличиедополнительной схемы синхронизацииведет к дополнительному усложнениюсистемы управления. Алгоритм работыэтих систем .задан их схемой, поэтомуфункциональные возможности их ограни чены,Наиболее близкой но техническойсущности является система управлениямногопозиционной индукционной нагревательной установкой, содержащаяЗОснабженный формирователем импульсовинвертор, к выходу которого подключены по меньшей мере две нагрузки ввиде колебательных контуров, настроенных на различные резонансные частоты, блоки задания режимов нагрева идатчиков контроля технологических иэлектрических параметров нагрузок,выходы которых через коммутаторсвязаны с формирователем импульсовинвертораРабота системы заключаетсяв поочередной подстройке частоты выходного тока инвертора под собственные частоты нагрузок, в этом случаемощность инвертора.поочередно ипериодически выделяется в каждой наг.рузке - в.течение настроенного состояния инвертора и нагрузки, С этойцелью пересчетная схема периодическии поочередно подключает соответствующие определенным нагрузкам датчикиконтроля собственньх частот к управляющему задающему генератору, обеспечивая подстройку его частоты подсобственные частоты нагрузок 2Недостатком известной системы 55являются ограниченные функциональныевозможности, так как вариации регулирования осуществляются только изме" 789 1нением закона переключения пересчетной схемы, осуществление которогосложно и не позволяет использоватьдругие типы регулирования.Цель изобретения - расширение функциональных возможностей системы управления электротермической установкой.Поставленная цель достигается тем, что система управления многопозиционной индукционной нагревательной установкой, содержащая снабженный формирователем импульсов инвертор., к выходу которого подключены по меньшей мере две нагрузки. в виде колебательных контуров, настроенных на различные резонансные частоты, блоки задания режимов нагрева и датчиков. контроля технологических и электрических параметров нагрузок, выходы которых через коммутатор связаны с формирователем импульсов инвертора, снабжена процессором, шина ввода которого через введенные первый ключ и аналого-цифровой преобразователь связана с выходом коммутатора, а шина, адреса связана через введенный дешифратор адреса ввода с управляющим входом коммутатора непосредственно и через введенный первый блок задержки - с управляющим входом первого ключа, а через дешифратор адреса вывода и второй введенный ключ - с адресным входом введенного буферного запоминающего устройства, выходные шины которого подключены к входам предустановки двух введенных двоичных реверсивных счетчиков, вход вычитания первого реверсивного счетчика соединен с выходом введенного генератора тактовых импульсов, а выход - с управляющим входом формирователя импульсов инвертора, с входом вычитания второго реверсивного счетчика, с управляющим входом второго ключа и входом управления режимами запись-считывание буферного запоминающего устройства через введенный дополнительный формирователь импульсов и инвертор и через введенный второй блок задержки - с входом синхронизации предустановки первого реверсивного счетчика и Я-входом введенного КЯ-триггера, выход которого подключен к входу синхронизации предустановки второго реверсивного счетчика, связанного выходом с К-входом триггера непосредственно, а с адресным входом буферного запоминающего устройства - черезвведенный двоичный счетчик и третийключ, управляющий вход котороГ подключен к выходу дополнительного Формирователя импульсов.На фиг, 1 приведена стук 1,;. ая 5схема системы управления: на Фиг. 2временные пизгрдммы циклов обменаинформацией в системе; на Фиг. 3временные диаграммы формированияимпульсов управления инвертором; на 1 ОФиг. 4 - временные диаграммы, поясняющие процессы записи и считывания информации буферного запоминающегоустройства; на Фиг, 5 - временныедиаграммы частотного регулирования 15системы при квазиплавном изменениичастоты по резонансным частотамнагрузок; на фиг. 6 - временные диаграммы частотного регулирования системы прИ ступенчатом изменении частоты,Обозначения на временных диаграммах (фиг. 2-6) использованы в соответствии с позиционными обозначениямиэлементов фиг. 1. 25,истема управления установки содержит инвертор 1, подключенный кнагрузкам 2-4, вьжоды которых черездатчики 5-7 подключены к коммутатору 8; одновременно к нему же подключен: 30блок 9 задания режимов, выход коммутатора сигналов через аналого-цифровойпреобразователь (АЦП) 10 и первыйключ 11 подключен к шине ввода процессора 12, к шине адреса последнегоподключены дешифратор 13 адреса ввода и дешифратор 14 адреса вывода,к выходу дешифратора 13 адреса вводаподсоединены блок 15 задержки и адресный вход коммутатора 8, к выходу 40дешифратора 14 адреса вывода через,второй ключ 16 подключен адресныйвход буферного запоминающего устройства 17, к выходным шинам которого,разделенным на две группы, подсоедииены входы предустановки двоичныхреверсивных счетчиков 18 и 19. Квходу вычитания двоичного реверсивного счетчика 18 подключен генератор20 тактовых импульсов, а к его выходу 50подсоединены входы двоичного реверсивного счетчика 1.9, блок 21 задержки,формирователя 22 импульсов инвертораи дополнительного формирователя 23,к выходу двоичного реверсивного счет чика 19 подключены К-вход ЕБ-триггера 24 и через двоичный счетчик 25 итретий ключ 26 - адресный вход буферного запоминающего устройства 17. Выход блока 21 задержки подсоединен к входу синхронизации предустановки двоичного реверсивного счетчика 18 и к Б-входу КЯ-триггера 24, выход которого подключен к входу синхронизации предустановки двоичного реверсивного счетчика 19, вьжод формирователя 22 импульсов соединен с входом управления ключа 26 и через инвертор 27 с управляющим входом ключа 16 и входом управления режимами запись- считывание буферного запоминающего устройства 17, выход формирователя 23 подключен к входу инвертора 1.На основании информации, полученной от датчиков технологических и электрических параметров 5-7 и зада-, ния от блока 9 задания режимов, системауправления вырабатывает импульсы управления с частотой, изменяющейся по необходимому для раепределения мощности закону, Распределение мощности основано на настройке резонансных контуров нагрузок на отличающиеся частоты и дифференцированной подаче мощности за счет подстройки частоты инвертора под указанные частоты при использовании различных законов подстройки, которые реализуются в системе,Работа системы управления (фиг1) производится в режиме приема и передачи информации.В режиме приема процессор 12 устанавливает на шине адреса адрес нужного датчика контроля технологического или электрического параметра (элементы 5-7) или сигнала соответствующего канала блока 9 задания режима, при этом адрес преобразуется дешифратором 13 в сигналы, открываю-щие определенный канал коммутатора 8, одновременно с этим указанные сигналы поступают на вход схемы 15 задержки Сигнал от коммутатора 8, обозначенный У (фиг, 2), поступает на АБП 10, который преобразует аналоговый сигнал в цифровую форму, представляемую в виде двоичного числа с п разрядами, где и - количество разрядов. С выхода АЦП сигнал Б (фиг. 2) по шине из и линий поступает на вход ключа 11открывание кото" рого и соответственно подключение к шине ввода процессора производится сигналом с выхода блока 15 задержки, который необходим для выдачи информации в процессоФ только после пол 5 11217ного окончания преобразования ЛЦП.Плительность задержки выбирается неменее времени преобразования АЦП 10(Б и Б, фиг. 2).Передача информации из процессораначинается установкой адресов приемных устройств, дешифруемых дешифра.тором 14 адреса вывода. Появлениена выходе дешифратора 14 адреса вывода сигнала Б+ (Фиг, 2) означает,что процессор готов к передаче информации в буферное запоминающееустройство 17, при этом запись информации в последнее будет возможна приналичии разрешающего сигнала с инвертора 27, открывающего ключ 16 и переводящего буферное запоминающее устройство в режим записи информации (временные диаграммы Б 2, П 1,фиг, 2) .20Работа управляемого задающего генератора (Фиг. 1), выполненного нагенераторе 20 тактовых импульсов,реверсивном двоичном счетчике 18 иформирователе 22 импульсов,происходитр 5следующим образом.Информация с выхода буферногозапоминающего устройства в двоичнойформе подается на входы предустановкиреверсивного двоичного счетчика 18,при появленйи импульса на его входесинхронизации предустановки указаннаяинформация переписывается в счетчик18 - устанавливает триггеры, входящие в состав указанного счетчика,Импульсы тактового генератора, пос 35тупающие на вход вычитания реверсивного двоичного счетчика 18,вычитаютсяиз двоичного числа, записанного вуказанном счетчике и обнуление счет 40чика, т.е. установка всех его триггеров в ноль, происходит после поступления количества импульсов, численноравного двоичному числу, записанномув счетчик, При обнулении счетчика на45его выходе появляется импульс, который после прохождения через формирователь 22 импульсов используется какимпульс управления инвертором, т.е.является выходным импульсом управляемого задающего генератора. Одновременно импульс с выхода реверсивногодвоичного счетчика 18 подается навход вычитания реверсивного двоичногосчетчика 19. При этом выходной импульс на выходе реверсивного двоичного счетчика 19 появляется послепрохода импульсов управления, количество которых равно двоичному числу,89 бпредварительно записанному в данный счетчик с выхода буферного запоминающего устройства 17. В моменты обнуления реверсивных двоичных счетчиков 18 и 19 производится повторная их предустановка двоичной информациейЪс выхода буферного запоминающего устройства 17. Первоначально в реверсивные двоичные счетчики записываются соответственно числа и и К,. После поступления на вход счетчика 18 и импульсов (сигнал У ) на его выходе появляется выходной импульс (сигнал Бв ), после этого в счетчик 18 записывается следующее число и и после прохода импульсов. с количеством п 1 ФормируЕтся Второи Выходнои импульс (сигналы Б и 0 ), далее процессы протекают аналогйчно описанному. Аналогично происходит работа счетчика 19, на который поступают выходные импульсы счетчика 18, при этом после прохода К импульсов (сигнал П ) Формируется выходной импульс (сигнал Б ) и далее импульэсы Формируются после К 1 импульсов, К импульсов и т.д.Каждый выходной импульс счетчика 18 (сигнал П ) после формирователя 22 импульсов Формирует импульс управления (сигнал Б ), в соответствии12 фс которым на выходе инвертора 1 появляется импульс выходного тока (напряжения) П ( Э) .Процессы записи информации в буФерное запоминающее устройство 17 и перезаписи в реверсивные двоичные счетчики 18 и 19 происходят следующим образом.В исходном состоянии при отсутствии выходных импульсов счетчиков 18 и 19 на выходе формирователя 23 импульсов сигнал отсутствует (логический ноль), вследствие чего ключ 26 отключает выход двоичного счетчика 25 от адресного входа буферного запоминающего устройства 17, одновременно инвертированный сигнал формирователя 23 импульсов после инвертирующего элемента 27 открывает ключ 16, подключая выход дешифратора 14 адресавывода к адресному входу буферного запоминающего устройства 17, при этом этот же сигнал переводит буферное Запоминающее устройство в режим запись информации. В этом состоянии процессор, устанавливая адреса ячеек памяти. буферного запоминающего устройства 17, производит запись ин9 Яключа 16 дешифратор 14 адреса вводаот адресной шины буферного запоминающего устройства 17 и переводитпоследнее в режим считывания информации из ячейки с адресом, задаваемым двоичным счетчиком 25,Пусть в счетчики 18 и 19 предварительно записаны числа г и К,После поступления от тактового генератора 20 на вход счетчика 18 количества импульсов, величина которогозаписана в процессе предыдущей предустановки (и), на его выходе появляется выходной импульс - сигналкоторый вызывает появление на18выходе формирователя импульсов 22импульса с длительностью г, которыйоткрывает ключ 26 (сигнал П ), ичерез инвертор 27 закрывает ключ 16(сигнал Б ), одновременно переводя1буферное запоминающее устройство 17в режим считывания инФормации. Навыходе буферного запоминающего устройства 17 с задержкой по.времени,равной(длительность задержки вобщем случае определяется техническими данными примененного элементапамяти), прявляется информация, записанная в ячейке памяти с адресом, определяемым выходным сигналом двоичного счетчика 25, В момент временина входе синхронизации предуста 2новки счетчика 18 появляется задержанный блоком 21 задержки выходнойимпульс счетчика 18, и в счетчик 18переписывается информация из буферного запоминающего устройства 17(старшая группа из и бит). После того, как на вход счетчика 19 поступило К импульсов с.выхода счетчика18, на его выходе появляется выходной импульс (сигнал П ), которыйпереключает КЯ-триггер 24 в нулевоесостояние (сигнал Б) и увеличиваетдвоичную информацию двоичного счетчика 25 на единицу. Таким образом,на адресный вход буферного запоминающего устройства поступает новыйкод и на выходе его появляется информация, записанная в следующейячейке памяти. При поступлении вмомент времени г, задержанного2импульса с блока 21 КЯ-триггер переключается в единичное состояние(сигнал П ), при этом производится24перезапись информации из буферногозапоминающего устройства 7 в счетчик 19 (переписывается младшая группниз г бит). Описанные процессы далее 7 112178 формации в последнее. Записываемое информационное слово условно -бито на группы старших и младших бит, т.е. слово, состоящее из Р бит, содержит с бит старшей группы и г у мг.;иней:5Р=о+гСтаршая группа из о бит переписывается в счетчик 18 и кодирует количество импульсов тактового генератора 20, после прохода которых формируется выходной импульс счетчика 18, т.е, выходные импульсы уйравляемого задающего генератора, которые определяют частоту тока инвертора. МлаДшая группа из г бит переписывается в. счетчик 19 и кодирует количество выходных импульсов счетчика 18, после прихода которых формируется выходной импульс счетчика 19.Перезапись информации в счетчики 18 и 19 происходит после поступления импульса на их входы синхронизации предустановки, Указанные импульсы для счетчика 18 формируются из его выходных импульсов путем временной задержки с помощью блока 21 задержки. Для счетчика 19 импульсы формируются КЯ-триггером 24, при этом после поступления на его К-вход выходного импульса счетчика 19 триггер переходит в нулевое состояние, и после прихода задержанного импульса с блока задержки 21 КБ-триггер 24 переходит в единичное состояние, положительный перепад которого синхронизирует предустановку счетчика 19. Задержка кк 35 пульсов предустановки необходима для того, чтобы на выходе буферного запоминающего устройства 17 успела установиться необходимая для перезапи 40 си информация.Выходные импульсы счетчика 19 считываются двоичным счетчиком 25, который устанавливает двоичные адреса ячеек памяти буферного запоминающего45 устройства 17. Количество состояний и их двоичная кодировка у двоичного счетчика 25 соответствуют количеству и кодировке ячеек памяти буферного запоминающего устройства 17. Каждый раз при появлении выходного импульса50 счетчика 18 формирователь 23 импульсов выдает импульс, в течение которого информация с выхода двоичного счетчика 25 через открытый ключ 26 подается на адресный вход буферного запОминающего устройства 17, одновременно через инвертор 27 указанный импульс отключает с помощью9 11 протекают аналогично, двоичный код на выходе счетчика 25 каждый раз увеличивается на единицу, при Этом поочередно опрашиваются все ячейки памяти. Максимальное двоичное число на выходе двоичного счетчика 25 со" ответствует количеству ячеек памяти в буферном запоминающем устройст- . ве 17. После набора максимального кода счетчик переходит в нулевое состояние и далее процессы повторяются.Реализация некоторых способов частотного регулирования системы пояснена на фиг. 5 и 6, Поступление импульсов со счетчика 19 (сигнал 0 ) управляет. переходом с одной частоты инвертора Кцнапример, с начальной Г на резонансные частоты контуров 2789 10рр, рЗаписывая от процесф 3сора в буферное запоминающее устройство определенные соотношения необходимой частоты инвертора н времениработы на данной частоте, можноосуществить щчи кваэиплавное регулирование по резонансным частотамнагрузки (фиг. 5) или ступенчатое(фиг. 6).10Использование изобретения позволяет расширить функциональные возможности системы, поскольку в зависимости от конкретных требований технологии 1 имеется возможность выработки и реализации оптимального закона управления частотой инчертора и, следовательно, мощностью и температурой в индукторах,