Устройство для возведения в п-ую степень

(72) Г.В С.П.Бело (71) Мин ка блока боровец,еский инсти ии радиотехн тут(56)В 53 8) 81325 (08Авторск 64, кл. С Авторское 34, кл, С тип). ельство ССС52, 1976.ьство СССР2, 1979 е свидет06. Р 7/ видетел 6 Р 7/5 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ПИСАНИЕВТОРСНОМУ СВИД(54)(57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯВЛ -Ю СТЕПЕНЬ, содержащее блок управления, первый счетчик, первый, второй и третий блоки памяти, блок умножения и сложения, группу регистрови блок сравнения, который содержитдве схемы сравнения, первую группуэлементов И,первый регистр, выходыкоторого соединены соответственно спервой группой информационных входовпервой схемы сравнения, выход второйсхемы сравнения, выходы первого ивторого элементов И первой группы,выход первой схемы сравнения, выходы с третьего по шестой элементовИ первой группы соединены соответственно с первым по восьмой входамиблока управления, блок умножения исложения содержит умножитель, сумматор, коммутатор результата, информационные входы которого соединены свыходами умножителя и сумматора,выходы управления записью и считыванием блока управления соединены со-.ответственно с входом считыванияпервого и второго блоков памяти, входом записи второго блока памяти,входом считывания третьего бло памяти, входом записи третьего памяти, входами записи с первого по шестой регистров группы, и:входом записи первого регистра, выходы выбора режима блока управления соединены соответственно с входами управления умножения и сложения коммутатора результата, первый тактовый выход блока управления соединен со счетным входом первого счетчика, выходы которого соединены с инверсными входами четвертого элемента И первой группы, первая и вторая группы информационных входов второй схемы сравнения соединены соответственно с выходами пятсго и шестого регистров группы, информационные входы регистров группы с первого по четвер тый объединены и соединены с выходом третьего блока памяти и информациокным входом второго блока памяти, информационный вход третьего блока памяти соединен с выходом коммутаторрезультата, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет обеспечения возможности возведения в степень функций )1 независимых переменных, в устройство введены счетчик номера переменной, коммутатор операндов, первый, второй и третий формирователи адреса, причем первый формирователь адреса содержит вычитающий счетчик, второй регистр, первый коммутатор, первая группа информационных входов которого соединена соответственно с разрядными выходамг читающего счетчика и инверсными дами первого элемента И первой гр пы, второй формирователь адреса3332287 А.Ильин. орр Тираж 698 ИИПИ Государственного по делам изобретени 035, Москва, Ж, Рмитета СС и открыт шская на 4/5 иал ППП "Патент", г.ужгород, ул .Проектная, 4 Составитель М. КазанскиРедактор Н.Швыдкая . Техред О,Ващишина32287 11 держит реверсивный счетчик, третий регистр, второй коммутатор, первая группа информационных входов которого соединена соответственно с разрядными выходами реверсивного счетчика, инверсным входами второго элемента И первой группы и разрядными входами третьего регистра, третий формирователь адреса содержит второй счетчик, третий и четвертый коммутаторы, первый элемент ИЛИ, выход которого соединен с входом записи второго счетчика, разрядные выходы которогосоединены с первой группой информационных входов третьего коммутатора, разрядными входами первого регистра, второй группой информационных входов первой схемы сравнения и информационными входами пятого и шестого регистров группы, первый и второй управляющие входы первого, второго и третьего коммутаторов сое динены с первым и вторым выходами задания адреса блока управления, выходы управления записью которого соединены соответственно с входами записи вычитающего очетчика, реверсивного счетчика, счетчика номера переменной и третьего регистра, тактовый вход вычитающего счетчика, суммирующий вход реверсивного счетчика, вычитающий вход реверсивного счетчика, тактовый вход второго счетчика и вычитающий вход счетчика номера переменной соединены соответственно с группой тактовых выходов блока управления, выход сброса которого соединен с входами сброса реверсивного счетчика и второго счетчика, выходы группы управляющих .выходов блока управления соединенысоответственно с первым и вторым управляющими входами коммутатора операнда, первый и второй управляющие входы четвертого коммутатора соединены с входами первого элемента ИЛИ, первая и вторая группы информационных входов коммутатора операндов соединены соответственно с выходами первого и второго блоков памяти, третья и четвертая группы информационных входов коммутатора операндов соединены соответственно с выкодами третьего и четвертого регист.ров группы и инверсными входами пятого и шестого элементов И первой группы,первый и второй выходы коммутатора операндов соединены соот.ветственно с первым и вторым входам умножителя и сумматора, выходы счетчика номера переменной соединенысоответственно с второй группой информационных входов первого, второгои третьего коммутаторов, выходыкоторых соединены соответственнос адресными входами первого, второгои третьего блоков памяти, разрядныевыходы первого и второго регистровгруппы соединены соответственно спервой и второй группами информационных входов четвертого коммутатора, блок управления содержит генератор импульсов, счетчик циклов, дешифратор, второй элемент ИЛИ, первый и второй шифраторы, вторую группу элементов,И, причем выход генератора импульсов соединен с тактовымвходом счетчика циклов, выходы которого соединены соответственно с входами дешифратора, выходы которогосоединены соответственно с входами первого шифратора, первая группа выходов дешифратора соединена соответственно с первым входом элементов И второй группы, выходы которых соедииены соответственно с входами первойгруппы входов второго шифратора ипервой группой входов второго элемента ИЛИ, вторые группы входов которых соединены соответственно свыходами второй груипы выходов дешифратора, выходы с первого по И -1второго шифратора соединены соответственно с информационными входамисчетчика циклов, установочный вход которого соединен с выходом второгоэлемента ИЛИ, И -й выход второго шифратора соединен с входом остановагенератора импульсов, первый вход блока управления соединен с вторыми входами первого и инверсным входом десятого элементов И второй группы, второй вход блока управления соединен синверсным входом второго элементаИ второй группы, третий вход блокауправления соединен с инверсным входом третьего элемента И второй группы, четвертый вход блока управления соединен с вторыми входами четвертого, девятого и тринадцатого элементов И второй группы, пятый входблока управления соединен с инверсными входами .пятого и четырнадцатого элементов И второй группыи вторым входом одиннадцатого элемента Ивторой группы, шестой вход блокауправления соединен с вторым входам шестого элемента И второй группы,седьмой вход блока управления соединен с вторыми входами седьмого и двенадцатого элементов И второй группы, восьмой вход блока управле 1132287 ния соединен с вторым входом восьмого элемента И второй группы, выходыпервого шифратора являются выходамиблока управленияИзобретение относится к вычислительной технике и может быть использовано при построении специализированных ЭВМ или модулей для включения в состав вычислительных систем для работы с функциями нескольких независимых переменных.Известно устройство, содержащеерегистр, три сумматора по модулюдва, элемент задержки, причем регистр 10связан с первым сумматором, второйсумматор связан с третьим сумматороми элемент задержки - с первым и вторым сумматорами 1,Недостатком этого устройства 15являются ограниченные функциональные возможности, заключающиеся только в умножении полиномов одной переменной.Наиболее близким к изобретению яв ляется устройство, содержащее блокуправления, выход которого подключенк счетчику, первый и второй блокипамяти, входы считывания которыхсоединены с соответствующим выходом 25блока управления, отдельные выходыкоторого соединены соответственнос входом записи второго блока памяти и входами записи и считываниятретьего блока памяти, информационный вход которого соединен с выходомарифметического блока, управляющиевходы которого соединены с соответствующими выходами блока управления, группа выходов которого соединена с группой входов блока регистров, вторая пара и третья пара выходов которого соединена с соответствующими входами блока сравнения,выходы которого соединены с соответствующими входами блока управления 2 .Недостатком этого устройства является невозможность возведения встепень функции нескольких независи 45мых переменных, что снижает областьприменения устройства. Целью изобретения является расширение области применения устройства за счет обеспечения возможности возведения в степень функций нескольких независимых переменных.Поставленная цель достигается тем, что в устройство для возведения в к-ю степень, содержащее блоК управления, первый счетчик, первый, второй и третий блоки памяти, блок умножения и сложения, группу регистров и блок сравнения, который содержит две схемы сравнения, первую группу элементов И, первый регистр, выходы которого соединены соответственно с первой группой информационных. входов первой схемы сравнения, выход второй схемы сравнения, выходы первого и второго элементов И первой группы, выход первой схемы сравнения, выходы с третьего по шестой элементов И .первой группы соединены соответственно с первым по восьмой входами блока управления, блок умножения и сложения содержит умножитель, сумматор, коммутатор результата, информационные входы которого соединены с выходами умножителя и сумматора, выходы управления записью и считыванием блока управления соединены соответственно с входом считывачия первого и второго блоков памяти, входом записи второго блока памяти, входом считывания третьего блока памяти, входом записи третьего блока памяти, входами записи с первого по шестой регистров группы, и входом записи первого регистра, выходы выбора режима блоки управления соединены соответветственно с входами управления умноже" ния и сложения коммутатора результата, первый тактовый выход блока управления соединен со счетньм входом первого счетчика, выходы которого соединены с инверсными входами четвертого элемента И первой группы, 1132287 45 10 15 20 25 30 35 40 45 50 -55 первая и вторая группы информационных входов второй схемы сравнениясоединены соответственно с выходами пятого и шестого регистров группы, информационные входы регистровгруппы с первого по четвертый объединены и соединены с выходом третьегоблока памяти и информационным входом второго блока памяти, информационный вход третьего блока памятисоединен с выходом коммутатора результата, введены счетчик номера переменной, коммутатор операндов, первыйвторой и третий формирователи адреса, причем первый формирователь адреса содержит вычитающий счетчик,второй регистр, первый коммутатор,первая группа информационных входовкоторого соединена соответственнос разрядными выходами вычитающегосчетчика и инверсными входами первого элемента,И первой группы, второй Формирователь адреса содержитреверсывный счетчик, третий регистр,второй коммутатор, первая группаинформационных входов которого соединена соответственно с разряднымивыходами реверсивного счетчика, инверсными .входами второго элемента ИЭпервой группы и разрядными входамитретьего регистра, третий формирователь адреса содержит второй счетчик, третий и четвертый коммутаторы, первый элемент ИЛИ, выход которого соединены с входом записи второго счетчика, разрядные вьжоды которого соединены с первой группой инфор-,мационных входов третьего коммутатора, разрядными входами первого регистра, второй группой информационных входов первоч схемы сравнения иинформационными входами пятого ишестого регистров группы, первый и,второй управляющие входы первого,второго и третьего коммутаторов соединены с первым и вторым выходамизадания адреса блока управления, выходы управления записью которого соединены соответственно с входами записи вычитающего счетчика, реверсив"ного счетчика, счетчика номера переменной и третьего регистра, тактовыйвход вычитающего счетчика, иммитирующий вход реверсивного счетчика,вычитающий вход реверсированногосчетчика, тактовый вход второго счетчика и вв 1 читающий вход счетчика номера переменной соединены соответст-.венно с группой тактовых выходов блока управления, выход сброса которого соединен с входами сброса реверсивного счетчика и второго счетчика, выходы группы управляющих выходов блока управления соединены соответственно с первым и вторым управляющими входами четвертого коммутатора и первым и вторым управляющимивходами коммутатора операнда, первыйи второй управляющие входы четвертого коммутатора соединены с входамипервого элемента ИЛИ, первая и вторая группы информационных входов коммутатора операндов соединены соответственно с выходами первого и второгоблоков памяти, третья и четвертаягруппы информационных входов коммутатора операндов соединены соответственно с выходами третьего и четвертого регистров группы и инверснымивходами пятого и шестого элементов Ипервой группы, первый и второй выходы коммутатора операндов соединенысоответственно с первым и вторым входами умножителя и сумматора, выходысчетчики номера переменной соединены соответственно с второй группойинформационных входов первого, второго и третьего коммутаторов, выходыкоторых соединены соответственно садресными входами первого, второгои третьего блоков памяти, разрядныевыходы первого и второго регистровгруппы соединены соответственно спервой и второй группами информационных входов четвертого коммутатора, блока управления содержит генератор импульсов, счетчик циклов, дешифратор, второй элемент ИЛИ, первый и второй шифраторы, вторую группу элементов И,причем вьжод генератора импульсов соединен с тактовымвходом счетчика циклов, выходы которого соединены соответственнос выходами дешифратора, выходы которого соединены соответственно свходами первого шифратора, перваягруппа выходов дешифраторасоединенасоответственно с первыми входамиэлементов и второй группы, выходыкоторых соединены соответственно свходами первой группы входов второго шифратора и первой группой входов второго элемента ИЛИ, вторыегруппы входов которых соединены соответственно с выходами второй группы выходов дешифратора, вьжоды спервого по И -1 второго шифраторасоединены соответственно с информационными входами счетчика циклов,установочный вход которого соединенс выходом второго элемента ИЛИ,1-й выход второго шифратора соединен с входом останова генератора 5импульсов, первый вход блока управления соединен с вторыми входамипервого и инверсным входом десятогоэлементов И второй группы, второйвход блока управления соединен синверсным входом второго элементаИ второй группы, третий вход блокауправления соединен с инверсным входом третьего элемента И второй группы, четвертый вход блока управления соединен с вторыми входами четвертого, девятого и тринадцатогоэлементов И второй группы, пятый входблока управления соединен с инверсными входами пятого и четырнадцатого 20элементов И второй группы и вторымвходом одиннадцатого элемента Ивторой группы, шестой вход блокауправления соединен с вторым входомшестого элемента И второй группы, 25седьмой вход блока управления соединен с вторыми входами седьмого идвенадцатого элементов И второй группы, восьмой вход блока управлениясоединен с вторым входом восьмого ЗОэлемента И второй группы, выходыпервого шифратора являются выходамиблока управления.На фиг. представлена структурная схема устройства возведения в35степень; на фиг. 2 - структурнаясхема блока управления; на фиг. Зс 1,6,- структурные схемы формирователей адреса;на фиг.4 - структурнаясхема счетчика номера переменной; на 40фиг. 5 - структурная схема блокасравнения; на фиг. 6 - схема блокаумножения и сложения.Устройство (фиг.1) содержит блок 1 управления, первый счетчик 2, второй 45 и третий формирователи адреса 3,4,5 соответственно, счетчик номера переменной 6, первый, второй и третий блоки памяти 7, 8, 9, соответственно, группу регистров 1 О, коммутатор опе рандов 11, блок умножения и сложения 12, блок сравнения 13.Блок управления 1 (фиг.2) предназначен для выработки управляющих сигналов в соответствии с алгоритмом 55 работы.и содержит генератор импульсов 14, счетчик циклов 15, дешифратор 16, группу элементов И 17, шифратор 18, элемент ИЛИ 19, шифратор 20, причем число выходов дешифратора6 равно числу шагов апгоритма работы, порядок нумерации выходов дешифратора 16 соответствует порядку нумерации шагов алгоритма.формирователи адреса (фиг,Зц,Б,Ы предназначены для формирования адресов коэффициентов и показателей степеней переменных в соответствующих блоках памяти и содержат соответственно первый формирователь адреса (фиг.З,о) - вычитающий счетчик 21, регистр 22, коммутатор 23, второй формирователь адреса (фиг.З,О) - реверсированный счетчик 24, регистр 25, коммутатор 26; третий формирователь адреса 1,фиг.3,5) - счетчик 27, коммутатор 28, элемент ИЛИ 29, коммутатор 30. Счетчик номера переменной (фиг.4 ) предназначен для хранения числа переменных и изменения номера переменной и содержит вычитающий счетчик 31 и регистр 32,Блок сравнения (фиг.5) содержит схему сравнения 33, элементы И 34, 35, регистр 36, элементы И 37-40, схему сравнения 41, причем схемы сравнения 33 н 41 предназначены для выработки сигналов при равенстве информации поступившей на первую и вторую группы входов, элементы И вырабатывают сигналы при нулевой информации на входах.1Блок умножения и сложения 2 (фиг.6) содержит. умножитель 42, сумматор 43, коммутатор результата 44.В соответствии с нумерацией выходов дешифратора 16 на его выходах вырабатываются управляющие сигналы, которые соответствуют шагам алгоритма, на которых осуществляется безусловный переход к другим шагам алгоритма, подключены к шифратору 18 и соответствующим входам элемента ИЛИ 19; выходы дешифратора 16, которые соответствуют шагам алгоритма, на которых проверяется.:условие перехода к другим шагам алгоритма, соединены с соответствующими входами второй группы элементов 17, остальные выходы, которые соответствуют шагам алгоритма, на которых одновременно вырабатываются сигналы управления, подключены к шифратору 20. Переход к другому не по порядку шагу алгоритма осуществляется следующим образом. При появлении сигнала- Х "+С"Х" зй коэффициенты многочлена; 40независимые переменные;показатели степеней соответствующих переменных;число слагаемых;число переменных;45показатель степени многочлегде С,Х1 с"- 1 в 1 на. Необходимым условием выполне:ния алгоритма является расположение 50 переменных в каждом слагаемом в одном и том же порядке. Количество переменных в слагаемых должно быть равным, при этом недостающие переменные добавляются с нулевыми пока эателямистепеней.Полинам представляется в виде таблицы данных. на одном иэ входов шифратора 18 на его выходах формируется,код соответствующего номера шага, который поступает на информационный. вход счетчика 15, а так как данный вход пйфратора 18 соединен с соответствующим входом элемента ИЛИ 19, то на выходе элемента ИЛИ 19 появляется. сигнал, который поступает на вход записи счетчика 15, таким образом пронсхо- ,10 дит запись кода номера шага алгоритма, к которому необходимо сделать переход, в счетчик 15.Коммутаторы в формирователях ад-: реса устроены таким образом, что по 15 сигналу на входе 1 пропускается ин- . формация с первой группы входов, а по сигналу на. входе 2 - с первой и с второй группы входов, Количество .выходов коммутаторов равно сум маркому количеству входов в первой и второй группенВ основу работы устройства ноложен следующий алгоритм возведения в степень полинома. 25Пусть необходимо возвести в стейень многочлен, который представля-ется в виде полинома 1 сИ 1 с 1 1 сюЗ1 с(С 2 111С ш 1 с, 1 с 1 с 11 сТаблица данных исходного полинома в виде массива 1 С, 1 сд = 1,щ ,1 1,6. записывается впервый блок памяти в виде массиваР 1 Ь 1 313 1 иво второй блок памяти; 1 =Ю,Производится умножение полиномови П, Ь 1, при этомпо порядку, начиная с п -го слагаемого каждое слагаемое полиномаС;, 1 сумножается на все слагаемые начиная с 1 -го) полиномаЭ, Ъ; ; при умножении двух слагаемых коэффициенты перемножаются, а показатели степеней соответствующих переменных складываются,результирующий полином в виде массива У;, 2,"1, а1,111 3 = 1,сзаписывается в третий блок памяти.Производится приведение подобныхслагаемых в полиноме Г;,;Д, при этомпоказатели степеней переменных каждого слагаемого, по порядку наМиная с первого, сравниваются с показателями степени соответствующих переменных остальных слагаемых; если вдвух слагаемых показатели степенейсоответствующих переменных равны, то коэффициенты данных слагаемых складываются, при этом результирующий коэффициент присваивается одному изданных слагаемьпс, коэффициент другого слагаемого обнуляется, слагаемые с нулевыми коэффициентами при выборке игнорируются.массив данных Р а 111, х 1,11,п из третьего блока памяти переписывается на место массива Эн Ь1=1 д) 3 3=1 и во второй блок памяти, при этом данные слагаемых с нулевыми коэффициентами не переписываются.Анализируется счетчик показателя степени полинома, значение которого первоначально устанавливаетсяприсвается значение шестого регистра, значению 1 в счетчике 31 - значение регистра 32, т.е. )Шаг 34. Переход к шагу 15.Шаг 35. То же, что и в шаге 10. 5По шагам 36-47 алгоритма осуществляется перезапись полинома ГР 2"У. 1 диз блока 9 памяти в блок 8 памятина место полинома 1 Э, Ьф Ц 3Шаг 36. Вырабатьваются сйгналы на 1 Овыходах 9, 1, 6, 20 блока управления, по которым значение счетчика 27изменяется на +1, устанавливаетсяадр, Г и считывается коэффициент Р;,который записывается в первый регистр 15(в первом считывании адр. Г =1,Р 1 = Р 1),Шаг 37. То же, что и в шаге 13,только если Г, =О, делается переход к шагу 38, если Г; 0, к шагу 39.Шаг 38, То же, что и в шаге 12,только если адр. Г; = , делаетсяпереход к шагу 45, если адр, Г Ф , 25к шагу 36.Шаг 39,.Вырабатываются сигналы на выходах 1, 16, 6, 15 блока управления 1, по которым значение счетчика 24 изменяется на +1, т.е. адр 3; = адр. 3;, , устанавливается адр, Г 1 и адр 2, , из блока 9 памяти считывается Г. и записывается в блок 8 памяти.Шаг 40. Вырабатываются сигналы на выходах 216,15 блока управления 1,по которым устанавливаются адр. 1," и адр Ь; ; считывается ; из блока 9 и записывается в блок 4 памяти 8 юв первом считывании Ъ 1.=Г; затем Ъц,1:=11 в,1 и тдШаг 41. То же, что и в шаге 3.Шаг 42. То же, что и в шаге 4, только если=О, делается переход к шагу 43, еслиФО, к шагу 40.Шаг 43. То же, что и в шаге 12, только если адр. Р; = , делается переход кшагу 45, если адр. Г, Ф 1, к шагу 44.Шаг 44. Вырабатьвается сигнал на выходе 12 блока управления 1, по которому значениюв счетчике 31 присваивается значение регистра 32,1т е. ) =11Шаг 45Переход к шагу 36.Шаг 46. Вырабатываются сигналы на выходах 29, 30 блока управления 1, по которым изменяется значение счетчика 2 на -1; значение адр Р, = в счетчик 24 переписывается в регистр 25.Шаг 47. Анализируется значение счетчика 2, если оно не нулевое .осуществляется переход к шагу 1, если нулевое - конец работы устройства.Введение в устройство трех формирователей адреса, коммутатора, счетчика номера переменной позволя" ет получить возможность возводить в степень функции нескольких независимых переменных, т.е. расширило область применения устройства.