Устройство для контроля логических блоков

по делам изобретевнй и открытой(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВИзобретение относится к вычислительной технике и, может быть использовано для контроля логических блоков средств ЦВТ.Известно устройство для контроля и диагностики логических блоков, содержащее эадатчик тестов, соединенныи выходами со входами коитч3 ролируемого логического блока, выходы которого соединены со входами сигнатурного анапи. затора 1.Недостатком устройства является низкое быстродействие в режиме контроля логических0 блоков, вследствие необходимости последовательного во времени опроса логических состо. яний всех выходов контролируемого блока для получения сигнатур по каждому из них, и не 15 автоматизированного процесса сравнения боль. шого числа полученных сигнатур ф с заданными в технической документации на контролируемый логический блок.Наиболее близким техническим решением к предлагаемому является устройство для локализации неисправностей электронного оборудования, содержащее сигнатурный анализатор, со. единенный выходом со входом блока индикации, генератор импульсов, соединенный входомс первым выходом блока управления, второйвыход которого соединен с первым. входомсигнатурного анализатора, третий выход - со вхо.дом эадатчика тестов, соединенного выходамисо входами контролируемого логического блока,регистры сдвига, первые и вторые выходы которых соединены с первым и вторым входамисумматоров соответственно 21.Это устройство обеспечивает получение сигнатурных характерисппс для и - выходов контролируемого электронного оборудования.Недостатком устройства является низкоебыстродействие вследствие последовательногово времени опроса логических состояний каж.дого выхода контролируемого электронногооборудования с помощью коммутатора. Количество тактов необходимое для реализации пол.ной тестовой программы из й тестов в известном устройстве равно йп,Цель изобретения - повышение быстродей.ствия устройства.Поставленная цель достигается тем, что вустройство для контроля логических блоков,875390 554550 содержащее сигнатурный анализатор, соединен. ный выходом со входом блока индикации, ге. нератор импульсов, соединенный входом с пер. вым выходом блока управления, второй выход которого соединен с первым входом сигнатур ного анализатора, третий выход - со входом задатчика тестов, соединенного выходами со входами контролируемого логического блока; регистры сдвига, первые и вторые выходы которых соединены с первыми и вторыми выходами сумматоров соответственно, введены пер. вая и вторая группы элементов И по числу вы. ходов контролируемого логического блока, элемент И и элементы ИЛИ, первые и вторые входы которых соединены с выходами соответ. ствующих элементов И первой и второй груп элементов И, а выходы - с первыми входами регистров сдвига,. первые входы элементов И первой и второй групп соединены соответственно с четвертыми и пятым выходами блока управления, второй входы которого соединен с вторыми входами регистров сдвига, а шестой вход блока управления соединен с первым входом элемента И, соединенного выходом со вторым входом сигнатурного анализатора, второй вход элемента И соединен с выходом генератора импульсов и третьими входами регистров сдвига и сигнатурного анализатора, вторые входы соответствующих элементов И второй группы соединены с вторыми входами соответствующих элементов И первой группы, а третьи выход сумматоров соединены с соответствующими выходами контролируемого алогического блока, второй вход п.ого сумматора соединен с третьим входом сигнатурного анализатора, а также блок управления содержит элемент ИЛИ, элемент И, первый и второи элементы задержки, счетчик, инвертор, первый и второй переключатели, первый, второй и третий триггеры причем первый, второй, третий, четвертыйи пятый выходы блока управления соединены с выходами первого элемента задержки, инвертора, элемента И, первым н вторым выходами первого триггера, выходом второго триггера соответственно, первый вход счетчика соединен с. выходом второго триггера и первым входом первого триггера, выход - со вторым входом первого триггера, второй вход - со входами .первого и второго элементов задержки и выходом элемента И, первый вхоД которого соединен с первым выходом первого триггера и вы. хоДом инвертора, второй вход с выходом элемента ИЛИ, соединенного первым входом с выходом второго элемента задержки, вторым вхо. дом через третий триггер с выходами первого переключателя, выходы второго переключателя соединены со входами второго триггера.На фиг. 1 приведена блок-схема предлага, емого устройства, на фиг. 2 - функциональнаясхема блока управления. 4Устройство для контроля логических блоков1 содержит блок 2 управления, сигнатурныйанализатор 3, блок 4 индикации, первые 5 ивторые 6 элементы И, элементы 7 ИЛИ, сумма.торы 8 и регистры 9 сдвига, образующие сигнатурные анализаторы 10, генератор 11 импульсов,третий 12 элемент И и задачтик 13 тестов свыходами 14,Блок 2 управления содержит третий триггер15, элемент 16 ИЛИ, элемент 17 И, первый 18н второй 19 элементы задержки, первый триггер 20, счетчик 21, второй триггер 22, инвертор 23, первый 24 и второй 25 переключатели,Устройство работает следующим образом,Блок. 2 управления выдает сигналы "Начальная установка", устанавливает регистры 9 и сигнатурный анализатор 3 в исходное состояние.Задатчик 13 тестов задает на блок 1 информа.цию первого теста, С выходов блока 1 инфорпня через сумматорь 1 8, выполняющие операцию сложения по модулю два, через элементы 5, которые открыты стробом с блока 2 иэлементы 7 поступают на входы регистров 9,В это время блок 2 закрывает элементы 6. Генератор 11 по импульсам сдвига записываетэту информацию параллельно в первые разрядып сдвигающих регистров 9, каждый из которыхимеет т - разрядов, Блок 2 блокирует злемент 12, поэтому импульсы сдвига не поступают на сигнатурный анализатор 3 и не записывают в него информации.Затем задатчик 13 выдает второй тест, Блок 2 по второму импульсу сдвига переписывает в регистры 9 с учетом влияния обратных свя. зей через сумматоры 8 информацию с выходов блока 1, В результате реализации всей программы блок 2 записывает в регистры 9 поканаль. но в сжатом (в еигатуры) виде информацию с выходов блока 1. По окончании программы блок 2 закрывает элементы 5 и открывает элементы 6 и 12, Генератор 11 выдает импульсный пакет, с числом импульсов йи, по кото. рым информация из регистров 9 предыдущих каналов через открытые элементы 6 и 7 поступает в регистры последующих каналов, а с последнего канала в анализатор 3, В результате анализатор 3 содержит сжатую информацию, являющуюся выходной реакцией контролируемого блока на входную тестовую программу, которую индицирует блок 4 индикации, Значение этой информации в оцифрованном виде оператор сравнивает с эталонным значением, приведенным в технических условиях на контро. лируемый блок и делает заключение о его ис.правности. Количество тактов, необходимое, для реализации всей программы равно М + в и, что значительно меньше величины йи,Блок управления 2 работает следующим об. разом.5 875390 6По нажатию переклюяателя 25 с выходатриггера 22 выдается импульс, который уста.навливает в нулевое состояние счетчик 21 итриггер 20, Сигнал исходного состояния поступает в сигнатурные анализаторы 3 и 10. Сигналы с обоих плеч триггера 20 поступают на элементы 5 и 6, а через инвертор 23 на .элемент12. Элемент 17 открыт с триггера 20,По нажатию переключателя 24 триггер 15выдает импульс, проходящий через элемент 16ИЛИ и элемент 17 И. С элемента 17 И сигналпоступает на задатчик 13 тестов через элемент19 задержки, элемент 16 вновь на элемент 17и т.д., создавая непрерывную последовательностьимпульсов, которые осуществляют вывод оче.редных тестов с задатчика 13 тестов. Черезэлемент 18 задержки эти же импульсы поступают в качестве сигналов сдвига на генератор11. Импульсы запуска с элемента 17 подсчиты.вает счетчик 21, емкость которого равна числуэлементарных тестов программы. По окончаниипрограммы сигнал переполнения счетчика 21переводит триггер 20 в единичное состояние,обрывая непрерывную последовательность импульсов с выхода элемента 17. При этомнаэлементы 6 и 12 выдается сигнал разрешения,а на элемент 5 - сигнал запрета,Таким образом, введение первых 5, вторых .6 и третьего 12 элементов И, элементов 7 ИЛИпозволяет получать сигнатурные по каждомуиз и - выходов блока 1 параллельно во времени, а также при определении годности выполнять одну операцию сравнения одной сигнатурыконтролируемого логического блока с заданнойв технической документации, что существенноповышает быстродействие устройства. Формула изобретения 50 1971 (прототип),1. Устройство для контроля логических бло. ков, содержащее сигнатурный анализатор, соединенный выходом со входом блока индикации, генератор импульсов, соединенный входом с пер вым выходом блока управления, второй выход которого соединен с первым входом сигнатур. ного анализатора, третий выход - со входом. , задатчика тестов, соединенного выходами со аходами контролируемого логического блока, регистры сдвига, первые и вторые выходы которых соединены с первыми и вторыми входами сумматова соответственно, о т л и ч а ю щ е, е с я тем, что, с целью повышения быстродействия устройства, в него введены первая и вторая группы элементов И по числу выходов 5 1 о 15 20 25 зо 35 4 О 45 контролируемого логического блока, элемент И, элементы ИЛИ, первые и вторые входы которых соединены с выходами соответствующих элементов И первой и второй групп элементов И, а выходы - с первыми входами регистров сдвига, первые входы элементов И первых и вторых групп соединены соответственно с четвертым и пятым выходами блока управления, второй выход которого соединен с вторыми входами регистров сдвига, а шестой вход блока управления соединен с первым входом элемента И, соединенного выходом со вторым входом сигнатурного анализатора, второй вход элемента И соединен с выходом генератора импульсов и третьими входами регистров сдвига и сигна. турного анализатора, вторые входы соответству ющнх элементов И второй группы соединены с вторыми входами соответствующих элементов И первой группы, а третьи входы сумматоров соединены с соответствующими выходами контролируемого логического блока, второй вход и-го сумматора соединен с третьим входом сиг. натурного анализатора.2, Устройство по п. 1, о т л и ч а ю щ ее с я тем, что блок управления содержит элемент ИЛИ, элемент И, первый и второй элементы задержки, счетчик, инвертор, первый и второй переключатели, первый, второй и третий триггеры, причем первый, второй, третий, четвер тый и пятый выходы блока управления соеди. нены с выходами первого элемента задержки, инвертора, элемента И, первым и вторым выходами первого триггера, выходом второго триггера соответственно, первый вход счетчика ,соединен с выходом второго триггера и первым входом первого триггера, выход - со вторым входом первого триггера, второй вход - со входами первого и второго элементов задержки и выходом элемента И, первый вход которого соединен с первым выходом первого триггера и выходом инвертора, второй вход - с с выходом элемента ИЛИ, соединенного первым входом с выходом второго элемента задержки, вторым входом через третий триггер с выходами первого переключателя, выходы второго переключателя соединены со входами второго григгера. Источники информации,принятые во внимание при экспертизе1. Локализация неисправностей в микропроцессорных системах при помощи шестнадцати.ричных ключевых кодов. - "Электроника", 1977,У 5, с. 23 - 33.2. Патент США йф 3573751, кл. 340 - 172,5,.г оставитель Быковаехред Л.Пекарь Корректор М,Дем Редактор Н. Кончицк каз 9335/74 Тираж 748НИИПИ Государственного комипо делам изобретений и откр13035, Москва, Ж, Раушская Подписнотета СССР тиинаб., д. 4/ Филиал ППП "Патент", г. Ужгород, ул. Проектная