Балансировочное устройство

СООЗ СОВЕТСНИХШЮ ЛЮЩЕСИИКРЕСПУБЛИК Т СТВУ гал ое про Ок й тех икова ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ Т 1 САНИЕ ИЗ К АВТОРСКОМУ СВИД(56) 1. Основы балансировочноники. Под ред. В.А, ЦепетильнТ. 2. И., "Иашиностроение", 1с. 566-5772, Авторское свидетельствопо зявке в". 1844 2 -2 33 9/ 5 9кл. О 01 И 1/22, 1981 (прототип)., (54)(57) БАЛАНСИРОВОЧНОЕ УСТРОЙСТВО, содержащее последовательно соединенные двухканальные блок измерения дисбаланса, блок памяти и блок про" межуточндй памяти, каждый канал которого имеет две цепи, выполненные каждая в виде последовательно соеди" ненных аналогового ключа, запоминаю" щего блока, компаратора, второй вход которого связан с сигнльнцм входом . аналогового ключа и соответствующим выходом блока памяти, И логического элемента 3 И, блок управления и блок формирования сигнала, включающий формирователь импульсов, вход которого соединен с выходом блока управления и вторыми входами элементов И, триггер, К-вход которого соединен с выходом формирователя импульсов, а выход - с входом блока управления, инвертор, вход которого соединен с управляющими входами ключей, а вы" ход - с третьими входами элементов 3 И, и элемент 4 И, каждый вход кото 1,8010546 рого соединен с выходом одного изэлементов 3 И, а второй выход блокауправления связан с управляющим вхо.дом блока памяти, о т л и ч а ющ е е с я тем, цто, с целью повыше.ния точности балансировки, оно снабжено вторым блоком промежуточнойпамяти, выполненным аналогично первому, последовательно соединеннымиэлемейтом 2 И, вход которого связанс выходом формирователя импульсов,вторым формирователем импульсов ивторым элементом 2 И, выход которогосвязан с входом инвертора, последовательно соединенными вторым триггером, В-вход которого подключен кй-входу первого триггера, и элемен"том 2 И-НЕ, выход которого соединенс 5-входом первого триггера, последо.вательно соединенными вторым элементом 4 И, вход которого связан с инверсным выходом первого триггера, ииндикатором, третьим формирователемимпульсов, выход которого связан свторым входом первого элемента 2 И,последоватерьно соединенными третьимэлементом 2 И, входы которого подключены соответственно к выходу второгоформирователя импульсов и инверсномувыходу второго триггера, вторым инвертором, элементом 3 И и вторым индикатором, элементом 4 И-НЕ, каждыйвход которого соединен с выходом одного из элементов 3 И второго блокапромежуточной памяти, а выход - с-входом второго триггера, вторыевходы элементов 3 И и второго элемента 4 И соединены с выходом блока управления, третий вход элемента 3 Иформирователя сигнала связан с ин.версным выходом второго триггера, 30выход второго инвертора подключен ктретьим входам элементов 3 И второгоблока промежуточной памяти, управляю.щие входы аналоговых ключей которогосвязаны с выходом третьего элемента2 И, третий вход второго элемента 4 И,второй вход второго элемента 2 И и 5вход третьего Формирователя импульсов связан с первым входом элемента 2 И-НБ, второй вход которого подключен к выходу первого элемента 4 И, а четвертый вход второго элемента 4 И связан с выходом первого инвер" тора, Изобретение относится к балансировочной технике и может быть исполь" зовано-в балансировочных станках- автоматах с разделенными измеритель". ной и двумя корректирующими позиция ми.Известно балансировочное устройст" во, содержащее последовательно соединенные двухканальные блок измерения дисбаланса, в который входят дат чики, опорный генератор, усилитель, демодулятор и преобразователь, блок промежуточной памяти, каждый канал которого состоит иэ соединенных последовательно аналогового ключа и 15 запоминающего блока, входы блока соединены с выходами блока измерения через блок памяти, и блок управления, предназначенный для Формирования системы команд управления блоком из" 20 мерения и механизмами корректировки, каждый из которых содержит механизм отсчета глубины сверления и мехиниэм ориентации ротора по углу. По параметрам дисбаланса, хранящимся 25 в блоках промежуточной памяти, последние управляют работой сверлильных головок. Устройство позволяет произвести замер параметров дисбаланса ротора по двум плоскостям одновре- . 30 менно, запомнить эти параметры и передать их в блок промежуточной памяъ ти Цикл работы устройства позволяет производить одновременно замер параметров дисбаланса одного ротора и 35 коррекцию дисбаланса двух других роторов по данным замера в предыдущих циклах, результаты которых передаются в блок промежуточной памяти вместе с перемещением ротора с измерительно го блока на первый и второй механизмы коррекции . 1Недостаток данного устройства заключается в том, что оно не обеспечивает требуемой точности балансировки, так как отсутствует контроль эа передачей измеренных параметров в блоки промежуточной памяти.Наиболее близким по технической ф сущности к изобретению является балансировочное устройство, содержащее последовательно соединенные двух.канальные блок измерения дисбаланса, блок памяти и блок промежуточной памяти, каждый канал которого имеет две цепи, выполненные каждая в виде последовательно соединенных аналогового ключа,.запоминающего блока, компаратора, второй вход которого связан с сигнальным входом аналогового ключа и соответствующим выхо" дом,блока памяти, и логического элемента 3 И, Цлок управления и блок Формирования сигнала, включающий Формирователь импульсов, вход которого соединен с выходом блока управления и вторыми входами элементов 3 И, триггер, Р-вход которого соединен с выходом Формирователя импульсов, а выход - с входом блрка управления, инвертор, вход которого соединен с управляющими входами аналоговых клю, чей, а выход - с третьими входами , элементов 3 И, и элемент 4 И, каждый3 вход которого соединен с выходом,одного из элементов 3 И, а второй выход блока управления связан-с управляющим входом блока памяти. 8 ыход элемента 4 И соединен с 5-входом триггера, вход инвертора - с выходом Формирователя импульсов 2 . Устройство позволяет производить одновременно замер параметров дисбаланса одного ротора и коррекцию дисбаланса другого по данным замера в предыду, щем цикле, результаты которого передаются в блок промежуточной памятивместе с перемещением ротора с изме54 б 95 4 3 1 О рительного блока на механизм коррекции. При передаче результатов замерав блок промежуточной памяти устройство обеспечивает автоматический контроль за передачей измеренных параметров.Недостаток известного устройствазаключается в том, цто оно не обеспечивает полный контроль за передачей информации блока промежуточнойпамяти, Высокопроизводительные балан.сировочные автоматы, предназначенные для двухплоскостной балансировки, обычно содержат одну измерительнуюи две корректирующие позиции (однакорректирующая позиция для левойплоскости коррекции, а вторая - дляправой) и на автомате одновременно находятся в обработке три ротора(по одному ротору на каждой из позиций). Для таких автоматов недостаточно одного блока промежуточной памяти, блок Формирования сигнала, при"мененный в известном устройстве, не обеспечивает ни правильной очередности перемещения полуценной в результате измерения информации по бло.кам, ни полного контроля за передачей информации. Это приводит к ошибкам при коррекции дисбаланса ротора и, как следствие, к снижению точности балансировки роторов на автомате.Целью изобретения является повы шение точности балансировки.:Поставленная цель достигается тем,что балансировочное устройство, содержащее последовательно соединенные . двухканальные блок измерения дисбаланса, блок памяти и блок промежуточной памяти, каждый канал которого имеет две цепи, выполненные каждая в виде последовательно соединенных аналогового ключа, запоминающего блока, компаратора, второй вход которого связан с сигнальным входом аналогового ключа и соответствующим выходом блока памяти, и логического . элемента 3 И, блок управления и блок Формирования сигнала, включающий формирователь импульсов, вход которого соединен с выходом блока управления . и вторыми входами элементов 3 И, триггер, В-вход которого соединен с выходом Формирователя импульсов, а выход - с входом блока управления, инвертор, вход которого соединен с управляющими входами ключей, а выход - с третьими входами элементов 3 И, и элемент 4 И, каждый вход кото 5 10 15 20 25 30 35 40 45 50 55 рого соединен с выходом одного из элементов 3 И, а второй выход блокауправления связан с управляющим входом блока памяти, снабжено вторым блоком промежуточной памяти, выполненным аналогично первому, последова тельно соединенными элементом 2 И, вход которого связан с выходом фор" мирователя импульсов, вторым формиро. вателем импульсов и вторым элементом 2 И, выход которого связан с входом инвертора, последовательно соединенными вторым триггером, К-вход которо" го подклюцен к В-входу первого триггера, и элементом 2 И-НЕ, выход которо- . го соединен с 5-входом первого триггера, последовательно соединенйыми вторым элементом 4 И, вход которого связан с инверсным выходом первого триггера, и индикатором, третьим Фор. мирователем импульсов, выход которого связан с вторым входом первого элемента 2 И, последовательно соединенными третьим элементом 2 И, входы которого подключены соответственно к выходу второго формирователя импульсов и инверсному выходу второго триггера, вторым инвертором, элементом 3 И и вторым индикатором, элементом 4 И-НЕ, каждый вход которого соединен с выходом одного из элементов 3 И второго блока промежуточной памяти, а выход - с 5-входом второго триггера, вторые входы элементов 3 И и второго элемента 4 И соединены с вы. ходом блока управления, третий вход элемента 3 И формирователя, сигнала связан с инверсным выходом второго триггера, выход второго инвертора подключен к третьим входам элементов 3 И второго блока промежуточной памяти, управляющие входы аналоговых ключей которого связаны с выходом третьего элемента 2 И, третии вход второго элемента 4 И, второй вход второго элемента 2 И и вход третьего формирователя импульсов связаны с первым входом элемента 2 И-НЕ, второй вход которого подключен к выходу первого элемента 4 И, а четвертый вход второго элемента 4 И связан с выходом первого инвертора.На чертеже изображена структурная схема балансировоцного устройства.Устройство содержит блок 1 измерения, разделенный на два измерительных канала, каждый из которых выполнен в виде последовательно соединенных датчика 2 дисбаланса, сум5 10546матора 3, усилителя 4 и двух связанных между собой и с выходом усилителя 4 синхронных детекторов 5 причем второй выход датчика 2 дисбалансаодного канала связан с вторым входом 5сумматора 3 другого канала, блок 6памяти, состоящий из двух каналов,каждый из которых содержит две цепи,состоящие каждая из последовательносоединенных аналогового ключа 7, свя" 10занного с выходом соответствующегосинхронного детектора 5 блока 1 измерения, и запоминающего блока 8, первый двухканальный блок 9 промежуточ-.;ной памяти, каждый канал которого 15имеет две цепи, каждая из которых выполнена в виде последовательно соеди-,ненных аналогового ключа 10, запоминающего блока 11, компаратора 12, второй вход которого связан с сигнальным 20входом аналогового ключа 10 и выходом соответствующего запоминающегоблока 8 блока 6 памяти, и элемента13 3 И, второй блок 14 промежуточнойпамяти, идентичный по конструкции 25первому блоку 9 промежуточной памяти,каждая из цепей которого выполненав виде последовательно соединенныханалогового ключа 15, запоминающегоблока 16, компаратора 17, второй вход З 0которого связан с сигнальным входоманалогового ключа 15 и выходом соответствующего запоминающего блока 11первого блока 9 промежуточной памяти,и элемента 18 3 И. Устр йство содержит также блок 19 управления и блок20 формирования сигнала, который выполнен в виде последовательно соединенных формирователя 21 импульсов,вход которого соединен с выходом блока 19 управления, элемента 22 2 И,второго формирователя 23 импульсов,второго логического элемента 24 2 И,выход которого связан с управляющимивходами аналоговых ключей 10 блока,9 45промежуточной памяти, инвертора 25,выход которого соединен с вторымивходами логических элементов 13 3 Иблока 9 промежуточной памяти, перво"го триггера 26, В-вход которого соединен с выходом формирователя 21 импульсов, а выход - с входом блока19 управления, последовательно соеди.ненных второго триггера 27, В-входкоторого подключен к К-входу первоготриггера 26, и элемента 28 2 И-НЕ,выход которого соединен с 5-входомпервого триггера 26, элемента 29 4 И,каждый вход которого соединен с вы 95 Фходом одного из элементов 13 3 И пер вого блока 9 промежуточной памяти, последовательно соединенных второго элемента 30 4 И, вход которого связан с инверсным выходом первого тригге" ра 26, и индикатора 31, третьего фор. мирователя 32 импульсов, выход которого связан с вторым входом первого элемента 22 2 И, последовательно сое-, диненных третьего элемента 33 2 И, входы которого подключены соответственно к выходу второго формирователя 23 импульсов и инверсному выходу второго триггера 27, второго инвертора 34, элемента 35 3 И и второго индикатора 36, элемента 37 4 И-НЕ, каждый вход которого соединен с вь 1 ходом одного из элементов 18 3 И второго блока 14 промежуточной памяти, а выход - с 5"входом второго триггера 27, вторые входы элементов 13 и 18 и 35 3 И и второго элемента 30 4 И соединены с выходом блока 19 управления, третий ,вход элемента 35 3 И блока 20 формирования сигнала связан с инверсным выходом второго триггера 27, выход второго инвертора 34 подключен к третьим входам элементов 18 3 И второго блока 14 промежуточной памяти, управляющие входы аналоговых ключей 15 которого связаны с выходом третьего элемента 33 2 И, третий вход второгофэлемента 30 4 И, второй вход второго элемента 24 2 И и вход третьего формирователя 32 импульсов связан с первым входом элемента 28 2 И-НЕ, второй вход которого подключен к выходу первого элемента 29 4 И, а четвертый вход второго элемента 30 4 И связан с выходом первого инвертора 25. Вторые входы синхронных детекторов 5 связаны с выходами генератора опорных сигналов (на чертеже не показан), а управляющие входы аналоговых ключей 7 блока 6 памяти - с вторым выходом блока 19 управления.Устройство работает следующим образом.Колебания опор станка(на чертеже не показан), пропорциональные дисбалансу ротора (на чертеже не показан), воспринимаются и преобразуются в электрический сигнал датчиками 2 дисбаланса, расположенными в блоке 1 измерения, Так как блок 1 измерения содержит два идентичных канала, торассмотрим работу одного из них, например левого. Сигналы датчика 2 дисбаланса пос 1 упают на входы сум54695 сначала должна быть передана инфор 5 . мация из первого блока 9 промежужуточной памяти,45 50 55 7 10 маторов 3 схемы разделения плоскостей коррекции, с помощью которых сигналы датчиков 2 приводятся к заданным плоскостям коррекции. Приве-: денный сигнал с выхода сумматора 3 поступает на вход усилителя 4 сигнала датчика 2 дисбаланса, затем на входы синхронных детекторов 5, управляемых от генератора опорных сиг- налов. На выходе синхронных детекторов 5 получаем постоянные напряжения, пропорциональные проекциям вектора дисбаланса на заданные оси коррекции, Эти напряжения через аналоговый ключ поступают на вход запоминающего блока 8, После окончания измерения ко" мандой из блока 19 управления закрывается аналоговый ключ 7 и вся информация о дисбалансе ротора хранится в запоминающих блоках 8. В высокопроизводительных автоматах для балансировки роторов в двух плоскостях коррекции имеется обычно одна измерительная и две корректирующие позиции (одна для левой плоскости коррекции, а вторая - для правой), и на автомате одновременно находятся три ротора (по одному ротору на каждой иэ позиций), причем у одного из них дисбаланс измеряется, а у двух других - корректируется. При этом информация о дисбалансе ротора привязывается к положению ротора на автомате: если ротор находится на измерительной позиции, то информация о его дисбалансе находится в запоминающих блоках 8 блока 6 памяти , (после окончания цикла измерения), При перемещении ротора с измерительной позиции на первую корректирующую позицию информация о его дисбалансе должна также передвинуться в запоминающие блоки 11 блока 9 промежуточной памяти и храниться там до окончания коррекции дисбаланса в одной из плоскостей коррекции этого ротора. Эта информация используется для отсчета перемещений корректирующих головок в данной плоскости коррекции, Затем ротор перемещается с первой корректирующей позиции на вторую для коррекции дисбаланса в другой плоскости коррекции (на чертеже не показаны). При этом информация о его дисбалансе должна также передвинуться в запоминающие блоки 16 второго блока 14 промежуточной памяти и храниться там до окончания коррекции дисбаланса во второй плоскости,10 15 20 25 30 35 40 Порядок перемещения информации 1 обычный для устройств с последовательной передачей информации, т,е. точной памяти во второй блок 14 промежуточной памяти, а затем из бло"ка 6 памяти - в первый блок 9 проме Задача передачи информации решается следующим образом. При постунле нии команды из блока 19 управления на разрешение передачи информации на вход формирователя 21 импульсов приходит сигнал, и на его выходе формируется отрицательный импульс, длительность которого должна быть больше времени установления триггеров 26 и 27 в нулевое состояние. Импульс с выхода формирователя 21 поступает на В-входы триггеров 26 и 27 и устанавливает их в нулевое состояние. Одновременно этот импульс поступает через логический элемент 22 2 И на вход второго формирователя 23 импульсов, который формирует импульс передачи информации, длительность которого выбирается по постоянной времени запоминающих блоков 11 и 16. Второй формирователь 23 импульсов запускается по переднему фронту отрицательного импульса и фор. мирует импульс определенной длитель" ности, Этот импульс поступает на первые входы элементов 24 и 33 2 И. На второй вход элемента 33 2 И поступает высокий уровень напряжения в инверсного выхода триггера 27, а на второй вход элемента 24 2 И - низкий уровень напряжения с прямого выхода триггера 27, Таким образом, импульс положи" тельной полярности, формируемый вторым формирователем 23 импульсов, проходит церез элемент 33 2 И на управляющие входы аналоговых ключей 15 блока 14 промежуточной памяти и от" крывает их, тем самым разрешая передачу информации из запоминающих блоков 11 первого блока 9 промежуточной памяти в запоминающие блоки 16 второго блока 14 промежуточной памяти. Время передачи определяется длительностью выходного импульса второго формирователя 23 импульсов.В момент времени, когда значения напряжений на входах аналоговых ключей 15 и на выходах соответствующих запоминающих блоков 16 сравниваются или их разность не превышает значе10546 ний уровней компараторов 17, на выходах последних сформируются высокие уровни напряжения. Порог срабатывания компаратора 17 от нуля (за нуль принимается разность двух срав ниваемых и одинаковых по величине напряжений на входе компаратора 17) в обе стороны настраивается одинаковым и выбирается по величине разрешенной ошибки в передаче информа О ции, Сигналы с выходов компараторов 17 поступают на входы соответствующих элементов 18 3 И, Так как вторОе входы логических элементов 18 3 И соединены с выходом блока 19 управления, 15 а третьи - через инвертор 34 и элемент 33 2 И с выходом второго формирователя 23 ийпульсов, то в момент перезаписи информации из первого блока 9 промежуточной памяти во второй 20блок 14 промежуточной памяти на выходах элементов 18 3 И сформируются сиг-, налы, соответствующие состоянию выходов компараторов 17. Эти сигналы поступают на входы элемента 37 4 И-НЕ. 25 При наличии одновременно на всех входах элемента 37 4 И-НЕ высоких уровней на его выходе формируется низкий уровень, который поступает на 5-вход триггера 27 и устанавливает его в единичное состояние. С прямого выхо" да триггера 27 на вход третьего Формирователя 32 импульсов поступает команда об окончании передачи информации из первого блока 9 промежуточ" ной памяти во второй блок 14 промежуточной памяти. Если хотя бы в од.- ной из цепей за время перезаписи не происходит полной передачи информации, то на выходе элемента 37 4 И-НЕ 40 не включается низкий уровень и треггер 27 не переключается в единичное состояние. На всех трех входах элемента 35 3 И высокие уровни, На его выходе включается высокий уровень напряжения, который включает индикатор 36, сигнализирующий о сбое при передаче информации из первого блока 9 промежуточной памяти во второй блок 14 промежуточной памяти.50 Если сбоя при передаче информации не произошло, т.е. информация в блок 14 промежуточной памяти принята полностью, то триггер 27 переключается в единичное состояние и на входы третьего формирователя 32 импульсов55 и элемента 24 2 И с прямого выхода триггера 27 поступает высокий уровень. На выходе третьего Формирова 95 10теля 32 импульсов формируется отрицательный импульс, который, пройдячерез элемент 22 2 И, поступает навход второго Формирователя 23 импульсов, который вновь формируетимпульс передачи информации, посту"лающий через элемент 24 2 И на уп"равляющие входы аналоговых ключей10 первого блока 9 промежуточной па-.мяти. Аналоговые ключи 10 открываются, тем самым разрешая передачуинформации из блока 6 памяти в запоминающие блоки 11 перевого блока 9промежуточной памяти. В момент времени, когда значения напряжений навходах аналоговых ключей 10 и на выходах соответствующих блоков 11 сравниваются или их разность не превышает значений уровней срабатывания компараторов 12, на выходах последнихсформируются высокие уровни напряже- .ния. Сигналы с выходов компараторов12 поступают на входы соответствующих логических элементов 13 3 И, Таккак вторые входы логических элементов 13 3 И соединены с выходом блока19 управления, а третьи - через инвертор 25 и элемент 24 2 И с выходомвторого формирователя 23 импульсов;то в момент перезаписи информации изблока 6 памяти в первый блок 9 промежуточной памяти на выходах элементов 13 3 И сформируются сигналы, соот.ветствующие состоянию выходов компараторов 12, Эти сигналы поступают навходы второго элемента 29 4 И. Приналичии на всех входах второго элемента 29 4 И высоких уровней, на еговыходе формируется высокий уровень,который поступает на вход элемента28 2 И-НЕ, низкий уровень с выходакоторого поступая на ь-вход триггера 26 и устанавливает его в единичное состояние. С прямого выходатриггера 26 в блок 19 управления поступает команда об окончании передачиинформации из блока 6 памяти в первыйблок 9 промежуточной памяти. Еслихотя бы в одной из цепей не происходит полной передачи информации, команда об окончании передачи информации в блок 19 управления не поступает, на выходе элемента 30 4 И появляется высокий уровень, которыйвключает второй триггер 27, сигнализирующий о сбое при передачеинформации из блока 6 памятив первый блок 9 промежуточнойпамяти.,11 3054695 12Таким образом, в соответствии ной памяти элементов, контролируюс перемещением балансируемого ротора .щих полученную информацию, позволяло позициям автомата, устройство ет осуцествить диагностику неиспраВ," обеспечивает автоматический конт- ностей секций, что повышает точностЬ роль за передачей измеренных пара-балансировки, 8 случае неполйой пере" метров дисбаланса из блока памяти дачи информации в блоки промежуточной в промежуточную память первой кор- памяти, оператору выдается световой,ректируецей позиции и из промежуточ- сигнал о неисправностях каждого из ной памяти первой корректируоцей по- блоков промежуточной памяти, что созиции в промежуточную память второй 1 О кратит время поиска неиспрааноскорректирующей позиции. Наличие в тей в процессе эксплуатации уст каждой из цепей; блоков промежуточ- ройства.а ФВНИИПИ Заказ 9092/47 Тираж 873 Подписнее иевветшжвгат еее и в твюилиал ППП "Патент", г. Ужгород, ул, Проектная