Адаптер канал-канал

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) 01) 95 й Я 06 Р 3/04 Й КОМИТЕТ СССРРЕТЕНИЙ ИОТНРЫТИЙ ГОСУД АРСТВЕННПО ДЕЛАМ ИЗ ТЕНИ ЬСТВУ(57) 1. АДАПТЕРавт.св. Ж 734661, й:с я тем, что, спрою водите пьностиего бпсж связи с отпичаюцепью повышеадаптера, в кажканалом введен.щи ния дый ОПИСАНИ К АВТОРСКОМУ( ) узел буферной памяти, причем в каждомблоке связи с каналом восьмой выходуэпа управления соединен с входом ущавпения записью узпа буферной памяти,информационный вход которого подкпюченк выходу узла входных сигнапов, инфорффмационные выходы узпов буферной памяти первого и второго бпоков связи с ка-.налом соединены соответственю с пятыми входами узлов выходных сигнаповвторого и первого блоков связи с канапом, а входы управления чтением и выходы синхронизации - соответственно сдевятыми. выходами и седьмыми входамиузлов управления второго и первого бпоков связи с каналом.ХО 42. Адаптер по ц. 1, о т л и ч а ющ и й с я тем, что узел управления блока связи с каналом содержит входной мультиплексор, постоянную память и выходной регистр, причем группа информационных входов входного мультиплексора соединена с первым - восьмым вхо-. дами узла, группа адресных входов - с первой группой выходов выходного регистра, а выход - с управляющим входом постоянной памяти, груйпа выходовкоторой подключена к группе входов выходного регистра, а группа ааресных вхо . довк второй группе выходов выходного ре., гистра,третья группа выходов которого совди. кена с первым- девятым выходами уела.3, Адаптер по и. 3., о т л и ч а ю -щ и й с я тем, что узел буферно. памяти блока связи с каналом соаержит память, счетчик адреса, регистр количествабайтов и схему сравнения, причем информационные вход и выход памяти соединв, входом и выходом узла, адресный входс выходом счетчика адреса и первымивходами схемы сравнения и регистра ко-,личества байт, второй вход которого подключен к первому входу счетчика "адреса,первому управляющему входу памяти ивходу управления записью узла, а выходк второму входу схемы сравнения, выход .,которой является выходом синхронизацииузла, второй вход счетчика адреса соединен с вторым управляющим входомпамяти и выходом управления чтвни.ем узла.Изобретение относится к вычислительной технике и может. быть использова"но в многомашинных вычислительных комплексах для связи цифровых вычислитещвых машин (ЦВМ).По основному авт.св. К 734661 известен адаптер канал-канал, содержа щий буферный регистр, блок сравнения комана, блок задания режима и два блока связи с каналом, каждый из которых содержит узел входных сигналов, регистр адреса, регистр команд, узел сравнения адресов, дешифратор команд, узел уцравпения, регистр байта состояния, узел выходных сигналов, выход которого является первым выходом адаптера, первый вход узла выходных сигналов каждого блока связи с каналом обьвдинен соотвез ственно с первыми входами буферного регистра, выход котррого подключен к второму входу узла выходных сигналов в каждом иэ блоков связи с каналом, вход узла входных сигналов является первым входом адаптера, а выход подключен к первым входам узла сравнения адресов, узла выходных сигналов и регистра ко"ф манд, выход которого соединен через дешифратор команд с первым входом узла управления, первый выход которого подключен к третвему входу узла выходных сигналов, четвертым входом соединенного с выходом регистра байта состояния, вход которого подключен к второму выкоду узла управления, второй вход и третий вы ход которого подключены соответственканалом соединены между собой, пятые выходы - с вторыми вхоаами буферногорегистрашестой вы ход узла управленияявляется вторым выходом адаптера, седьмой выход соединен с вторым входомрегистра команд, третий вход - с вторымвходом адаптера, третий вход узла сравнения адресов подключен к выходу регистра адреса, вяхоаы блока эааания режимаподключены соответственно к пятым входам узлов управления блоков связи с каналом, шестые входы которых совдиюны с выходом блока сравнении команд, входы которого соединены соответственно с иыходами регистров команд блоков связи с каналом 13,Недостатком известного адаптераканал-канал является низкая скоростьмвжмашинного обмена, обусловленная тем, что общая скорость обмена определяется быстродействием менее быстродействующего канала БВМ, подключеннь.го к адаптеру, а также невозможностью органиэации обмена в двух направленияходновременно. Целью изобретения является повышение производительности. но к выходу и второму вюау узла сравнения адресов, четвертые выходы узла Ь управления в каждом иь блоков связи с3 1049Поставпенная цепь достигается тем, что в адаптер канап-кацап в каждый бпок связи с канапом введен уэеп буферной памяти, причем в каждом бпоке связи с кана пом ВОсьмОЙ вы ход узпа уцравпения 5 соединен с входом управпения записью уэпа буферной памяти, информационный вход которого подкпючен к выходу уэпа входных снгнапов, информационные выхо-. ды узпов буферной памяти первого и . 0 второго бцоков связи с кацапом соединены соответственно с пятыми входами узпоВ выодны снгнапоВ второго и первого бпоков связи с канапом, а входы управпения чтением и выходы "синхрони эации - соответственно с девятыми выходами и седьмыми входами узпов управпения второго и первого бпоков связи с канапом.При этом уэеп управпения бпока связи 20 с канапом содержит входной мупьтиппексор, постоянную памяь и водной рефат гистр, причем группа информационных входов входного мупьтнппексора соединена с первым - восьмым входами узда, 25 . груюа адресных входов - с первой группой выходов выходного регистра, а выход с уцравацощим входом постоянной памяти, групда выходов которой подкпючена к группе входов выходного регистра, а группа адресных входов - к второй группе выходов выходного регистра, третья группа выходов которого соединена с первым - девятым выходами узпа.Кроме того, узеп буферной памяти бпока связи с канапом содержит память, счетчик адреса, регистр- количества байтов и схему сравнения, причем информациониые Вход и ВыхОд памяти сОедВ иены соответственно с информационными входом и выходом узпа, адресный вход.с выходом счетчика адреса и первыми входами схемы сравнения и регистра копичества байт, второй вход которого подкпючен к первому входу счетчика адреса, первому управпяющему входу памяти и входу уцравпения записью узпа, а выход - к второму входу схемы сравнения, выход которой явпяется выходом синхронизации узпа, второй вход счетчика адреса соединен с Вторым управлявшим входом памяти и выходом управце ния чтением узла.На фнг. 1 цредставпена бпок-схема адаптера; на фнг. 2 - функционапьнвя , схема уэпа буферной памяти; на фиг. 3 функциоюпьная схема узла управпения; иа фиг. 4 - граф состояний и переходов уэпов управнения. 895 4Адаптер содержит (фнг.1) первый и второй бпоки 1 и 2 связы с кацапом, каждый иэ которых включает узеп 3 выходных сигналов, регистр 4 команд, дешифратор 5 команд, регистр 6 адреса, узеп 7 сравнения адресов, язеп 8 управ- пения, узел 9 выходных сигнапов, регистр 10 байта состояния. Бпоки 1 и 2 связи с каналом соедиюны между собой нескопькими управпяющими пиниями й через общие буферный регистр 3.1, бпок 12 сравнения команд и бпок 13 задания режима. Адаптер связан с соцрягаемыми канапами с ввлощью шии 14 и 15 информационных пиний канадов, шин 16 и 17 управпяющих пиний канапов, шин 18 и 19 информационных пиний абонентов,. шин 20 и 21 управпякхцих .1 пиний абонент тов. Каждый иэ бпоков связи с канапомсодержит уэеп 22 буферной памяти синформационными входами 23 и выходами 24, .первы;ли 25 и вторыми 26 упРавПЯЮЩНМИ ВХОДамир УПРаВПЯКЯЦИМИ Выеходами 27.Уэпы 22 буферной памяти содержат(фиг. 2) память 28, счетчик.29 адреса,регистр 30 копичества байтов и схему31 сравюнйя,Узел 8 управпения вкпючает в себявходной мупьтицпексор 32, постояннуюпамять ЗЗ, выходной регистр 34. Нафнг. 3 показаны также шина 35 сигнапов синхронюации и шина 36 начапьной установки. Мупьтиппексор 32 предназначен дпя реанизации усповных переходов. Постоянная цамятв ЗЗ спужит дпя хранения набора микрокоманд. Выходной регистр 34 предназначен дпя устранения разброса времени выборки раэпичных адресных рФорядов постоянной памяти.Информационные входы мупьтнппекссра соедннеаа с входными шинами уэпа, до которым поступают сигиапы перехода. из одного состояния узпа 8 в другое. Выход мупьтиппексора подкпючен к мпадшему адресному входу йостоянной памяти 33, на группу адресных входов которой подаются снгнапы с выходного регистра.Уэеп 8 управпения реапиэован в виде микропрограммного автомата, граф-апгоритм которого представпен на фиг. 4(дпя упрощения приведена часть апгоритмаОписывающая выпопнение операции Записьв режиме фОдна память; Остапьаюе чао, ти апгоритма выцопняются анапогияаам ,образом. Каждая часть апгоритма может быть выпопюна как отдепьная микропро грамма). В этом графе в кружках изо5бражен адрес ячейки постоянной памяти, в которой хранится микрокоманда; дугами изображены переходы иэ одного состояния в другое; названия сигналов над кружками означают, что сигналы формируются в этих состояниях; названия сигналов нвд дугами означают, что переход иэ одного состояния (начало дуги) в другое (стрел ка дуги) происходит при наличии этого сигнала. 1 ОУзлы 3 входных сигналов представляют собой группу усилителей - приемников сигналов интерфейса и осуществляют прием информационных сигналов интерфейса от канала по шинам 14(15). 15Регистр 4 и дешифратор 5 команд осуществляют прием, хранение и дешифрацию кода, поступающего из канала.Регистры 6 и узлы 7 сравнения адре- са осуществляют сравнение адреса с эа-. 2 О данным адресом, поступившим в канал, и выдачу в канал заданного адреса.Узлы 8 управления вь рабатывают внутренние сигналы управления и сигналы управления на шинах 20(21) линий уп равления абонента в соответствии с кодом команды, сигналами, поступающими из канала по шинам 16(17), и сигналами блока 13 зада.ния режимов.Узлы 9 выходных сигналов представ ЗО ляют собой усилители передатчики ин герфейса и осуществляют передачу в канал информационных сигналов по шинам 18(19).Регистры 10 байтов состояния осуществляют хранение и передачу в канал байтов состояния. Формирование разрядов в ре 1 истрах 10 осуществляется по сит налам узлов 8.Буферюй регистр 11 осуществляет приемхранение и передачу в канал бай.1 тов команд и данных. Передача данных через регистр 4 осуществляется только в режимах, при которых не используются узлы 22 буферной памятие Блок 12 45 осуществляет сравнение кодов команд,Опоступивших иэ первого и второго каналов. Блок 13 представляет собой тумб лерный регистр, задающий четыре режима работы; Монопольный", "Мультиплексный, "Одна пвмятьф и фйве памяти". Узлы 22 буферной памяти служат для приема, хранения и выдачи в канал байтов данных.Адаптер канал-канал работает в четырех режимах, задаваемых блоком 1 3,55 В режимах "Монопольный и Мульти- . плексный адаптер работает так же, как и известный адаптер. В режиме Одна память адаптерработает следующим образом,Канал (например, первый) выбираетадаптер в соответствии с принципамиорганиэации ввода-вывода. При этомадрес от канала по шинам 14 каналачерез узел 3 поступает в узел 7 длясравнения с адресом адаптера, хранимымв регистре 6 адреса. Результат сравнения адресов выдается в узел 8. Еслиадреса совладают, из узла 7 сравненияадресов выдается ответный адрес адаптера на шины 18 абонента и далее в канал.Дешифратор 5 декодирует команду,полученную иэ канала и хранимую в регистре,4,После расшифровки команды первогоканала адаптер осуществляет прием пошинам 14 и запись через узел 3 в узец,22 блока 1 информации. При этом узел8 блока 1 формирует сигнал обнуления,а затем сигналы модификации счетчика29 и сигналы обращения в память 28,которые поступают на входы 25 узла22 блока 1,После окончания приема ог первого канала данных (окончание определяется каналом) узел 8 блока 1 формирует сигнал записи в регистр 30, который поступает на входы 25 узла 22 блока 1, заносит в регистр 11 команду первого канала, а узел 8 блока 2 формирует и передает во второй канал байт состояния с указателем Внимание. В ответ второй канал вводит команду уточнения состояния, по которой ему передается содержимое регистра 11, т,е. команда первого канала. По содержимому регистра 11 программа второй ЦВМ определяет, какую команду необходимо ввести в адаптер, и через второй канал вводит ее в адаптер. При сравнении команд блоком 12 (сравнению подвергаются поля модификаторов) адацгер начинает передавать во второй канал данные иэ узла 22 блока 1 через узел 9 блока 2. При этом узел 8 блока 2 формирует сигнал обнуления, и затем сигналы модификации счетчика 29 и сигналы обращения и память 28, которые поступают на вхо ды 26 узла 22 блока 1.При сравнений значения счетчика 29 и регистра 30, что свидетельствует о завершении передачи во второй канал данных, принятых от первого канала, иа выходе схемы 31 сравнения формируется сигнал, поступающий с выхода 27 узла 22 блока 1 в узел 8 блока 2, по которо1049898 8о подкпючаемой шины производится в попеформата микрокоманаы.Возможный формат микрокоманды имве, .ет видАМК АМХ му оканчивается выпопнение команаы в втором канале.При передаче данных из второго ка капа в первый адаптер работает такж за искпючением того, что данные запи- З сываются в уэеп 22 бпока 2, записью в узеп 22 управпяет уэеп 8 бпока 2, а считыванием - узел 8 бпока 1,В режиме "Две памяти адаптер обес печивает одновременный прием данных из 1 в первого и второго канапов в узпы 22соответственно бпоков 1 и 2 и (ипи передачу в первый и второй канап данных иэ узпов 22 соответственно бпоков 2 и 1)ИВ этом режиме, еспи оба канапа одновременно переаают данные в адаптер данные первого канапа записываются в уэвп 22 бпока 1, а данные второго канапа - в узеп 22 блока 2, Затем во второй 20 канал через регистр 11 и узеп бпока 2 передается байт состояния с указатвпвм фВниманиеф, поспв этого в первый канап через регистр 11 и уэеп бпока 1 переаается такой же байт. Программы первой 25 и второй ЦВМ вводят в адаптер команды уточнения состояния, опредепяют нвобхоцимыв ответные команды и вводят нх через первый и второй канап в адаптер. Но этим командам данные из уэпа 22 Зф бпока 1 передаются во второй канап, а данные из узпа 22 бпока 2 - в первый канап. В этом режиме бпок 12 не работает, и сравнение команд не произвоаится. Уэпами 8 по сигнапам авшифратора 8 производится топько анапиэ направпения передачи цаниых (команда записи ипн чтения). Собственно процедуры записи и считывания в узпы 22 осуществпяются так же, как и в режиме фОдна памятьф.Уэеп управпения работает спедующим образом.В исходном состоянии регистры 34 обнупения и на адресных вхоцах постоянной памяти 33 присутствует нупевой ад рес, Поспв сброса сигнапа начапьной установки по каждому сигнапу синхронизации производится анагиэ сигнапов усповий, поступающих на входы мупьтиппек. сора 32 и переход в очередное состояние.В каждом состоянии узла 8 на адреоиый вход постоянной памяти 33 подкпкьчается одна из входных шин узла. Выбор где АМК - попе ацреса спеаующей микро-командьцАМХ - попе хода адреса поцкпючаемого входа мупьтиппексора;УПР - поле выходных сигнапов уст-.ройства уп;ав пения;Еспи на входной шине присутствует входной сигнап (т.е, погическая ф 1 ф), то узеп 8 переходит в состояние, в мпадшем разряде которого. присутствует еаи-ница. Еспи на выбранной шине отсутстсвует вхоцной сигнап (т.е. присутствует логический уф), то автомат перехоцит в в состояние, в мпаашем разряде которого присутствует копь. Например, пусть попе ацресов постоянной памяти 33 представпявт комбинацию 0011, аопв ацреса входного мупьтиппвксора 32 0101. Еспи на пятом вхоцв мупьтиппексора 32 присутствует вхоцной сигнап (т.в. поги- ческая ф 1), то переход осущвствпяется по ааресу 00111, еспи входной сигнап отсутствует (т.в. осуивствняется по адресу 00110). Анапогичио рвапизуются все оста пьныв усповиыв переходы.Доя формирования выходах сигнапов устройства управпеиия испопьэувтся гораэонтапьное микропрогувммироваиие, т.е. каждому разряду поня выходах сигнапов микрокоманаы ставится в соответст вие опредепенаюй выходной сигнап устройства управпвния.Таким образом, предложенный адаптер кацап-канап, обеспечивает бопее высокую произвоцитепьность межмашинного обме на по сравнению с известным, так как позвопяет выпопнять обмен между адаптером и каналом со скоростью, опреаепя- емой быстродействием данного канапа, а не скоростью менее быстродействующего канапа, подключенного к адаптеру; выпопнятьобмен между адаптером и канапом беэ ожидания подкпючения (т.е. приема байта состояния с указатепем фВниманиеф) второго канапа.1049895 Фиг 4 С едактор В. Данко Т Заказ 84 26/45 Тираж ВНИИПИ Государстпо депам иэоб 113035, Москва ипнап ППП "Патентф, г. Ужгород, уп. Проектная, 4 Юьасосюиия) тавитепь В. Вертпибред Т,фанта Корректор М. Шарошн70 6 Подписноенного комитета СССРтений и открытий