Устройство для сопряжения однородной вычислительной системы

ИСАНИЕ ИЗОБРЕТЕ ЬСТВУ и через идена с ГОСУДАРСТВЕННЬЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ К АВТОРСКОМУ СВ, (56) 1. Авторское свидетельство СССР758128, кл. С 06 Г 3/04, 1978,2. Авторское свидетельство СССР557358, кл. О 06 Р 3/04, 1971. (54)(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯ ЖЕНИ Я ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее блок коммутации, группа информационных входов которого является группой информационных входов устройства, а первая и вторая группы выходов соединены соответственно с группой информационных входов блока настройки и группой информационных выходов устройства, и блок управ ления, состоящий из группы узлов выбора направления обмена, первые и вто рые выходы которых являются соответственно группами выходов поиска и выделения устройства, . первые, вторые и третьи входы - соответственно группой входов контроли поиска и выделения устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введен блок анализа, содержащий две группы элементов И-НЕ, триггер, два элемента И, три элемента ИЛИ два элемента НЕ и элемент задержки, причем группа выходов блока настройки соединена с входами начального выделении узлов выбора направлении обмена группы, вход-выход каждого из которых соединен магистралью блокировки устройства, входы элементов И-НЕ первой и второй групп блоха анализа соедйнены соответственно с группами входов и выходов выделении устройства, а выходы - соответственно с первой и второй группами управляющих входов. блока коммутации, в блоке анализа единичный выход триггеров соединен с первым управляющим входом блока настройки и первым входом первого элемента И, выход которого подключен к первому управляющему входу блока коммутации, выходы элементов И-НЕ второй и первой групп соединены соответственно с группами вхопов первого и второго элементов ИЛИ, выход которого подключен к второму вхадупервого элемента И и через первый элемент НЕ - к первому входу второго элемента И, выходом соединенного с единичфным входом триггера, вторым входомс выходом элемента задержки, а треть им входом - с входом элемеога задерж хи, выходомсостояния устройства, выходом первого элемента ИЛИ второй элемент НЕ - с вторым управ- ц лаацим входом блока настройки и "первым входом третьего элементаИЛИ, второй вход. которого подключен к управляющему выходу блока коммутации, авыход - к нулевому входу триггера, нулевым выходом соединенного с вторым управляющим входом блока коммутации, выход одного из элементов И-НЕ первой группы и вход первого элемента ИЛИ является соответственно запросным ааходом и начальным входом выделении устройства,2. Устройство по п. 1, о т л ч а ю щ е в с я тем, что блок наса ройки содержит дешифратор, регистр и группу элементов И, причем группа ходов дешифратора является группой ходов блока, группа входовсоед группой выходов регистра, вход нач1049894 ной установки которого соединен с вторым управляющим входом блока, а груп; па информационных входов - с выходами элементов И группы, информационныв входы которых подключены к группе информационных входов блока, а управляю- . щие входы - к первому управляющему вхопу блока.3. Устройство по п. 1, о т л ич ающ вес я тем, чтоуэелвыбо ра направления обмена саержиг гри группы элементов И-НЕ, два элемента И-НЕ, элемент ИЛ И-НЕ и элемент НЕ причем выходы элемента ИЛИ-НЕ и первого элемента И-НЕ подключены к выходу поиска узла, группа входов элемента ИЛИ-НЕ и выход второго элемента Им НЕ образуют вход-выход узла, группа входов второго элемента И-НЕ образует вход выделения узда, вход второго элемента И-НЕ является входом начального Изобретение относится к вычислительной технике и предназначено для сопряжения процессоров в однородную вычислительную систему. Известно устройство для сопряжения отдельных процессоров в однородную вычислительную систему, содержащее блок управления, блок настройки и блок коммутацииХ 1,Недостатком этого устройства явля- О ется низкое быстродействие вычислительмных систем, построенных на основе этого устройства, поскольку участки канала обмена настраиваются последовательно один за другим, причем входы и вы ходы этих участков канала связи указываютсУ прямой адресацией с последующейдешифрацией адресов.Прямая адресация настраиваемых каналов связана с дополнительной загрузкой 20 настраивающего процессора, поскольку он решает задачи маршрутизации с учетом текущего состояния всех устройств сопряжения, что дополнительно снижает быст. родействие системы. 25Наиболее близким к изобретению по технической сущности является устройство для сопряжения в системе децентрализованного обмена информацией, содержа- ,Ф:.,выделения узла, а выход - соединен че-фреэ элемент НЕ с первыми входами элементов И-НЕ первой группы, вторые итретьи входы которых образуют соотввтстванно группы входов поиска и выделения,группа входов каждого элемента И-НЕ1первой группы соединена с выходамиостальных элементов И-НЕ первой группы, выход каждого элемента И-НЕ первой группы соединен с первым входомсоответствующего элемента И-НЕ второйгруппы и соответствующим входом изгруппы входов первого элемента И-НЕ,выход второго элемента И-НЕ соединенс первыми входами элементов И-НЕтретьей группы, вторые входы и выхо- .ды которых подключенй соответственнок вода и вторым входам соответст-.вующих элементов И-НЕ второй группы,выходы элементов И-НЕ третьей группыобразуют выход выделения узла. щее блок коммутации и устройство управления, включающее. блок формирования рельефа и схемы выбора направления обмена, первые управляющие входы каждой иэ которых являются входами контроля устройства, первые и вторые управляющие выходы являются соответственно выходами поиска и вьщеления, вторые и третьи управляющие входы - входами поиска. и выделения устройства, а группа информационных входов блока настройки соединена с группой информационных аяходов блока коммутации, группы входов - выходов, которого являются информационными входами-выходами устройства Е 23Недостатком этого усгеройства является низкое быстродействие вычислительных систем, построенных на основе этого устройства, в режиме конвейерного обмена, поскольку этот режим реализован программно средствами операционнойсистемы.Бель изобретения - повышение быстро. действия устройства.Поставленная цель достигается тем, что в устройство, содержащее блок ком-. мутации, группа информационных входов которого является группой информа049 ционных входов устройства, а перваяи вторая группы выходов соединеныФсоответственно с группой информационныхх входов блока настройки и группой информационных выходов устройства, и блок 5управления, состоящий из группы узлов. выбора направления обмена, первые ивторые выходы которых являются соответственно гру.лами выходов поиска ивыделения устройства, первые, вторыеи третьи входы - соответственно группой входов контроля поиска и выделенияустройства, введен блок анализа, содержащий две группы элементов И-НЕ,триггер, два элемента И, трн элемента ИЛИ, два элемента НЕ и элементзадержки,причем группа выходов блоканастройки соединена с входами начального выделения узлов выбора направленияобмена группы, вход-выход каждого иэкоторых соединен магистралью блокировкиустройства, входы элементов И-НЕ пер-вой и второй групп блока анализа соединены соответственно с группами входов ивыходов выделения устройства, а выходы в , соответственно с первой и второйгруппами, управляющих входов блока коммутации, в блоке анализа единичныйвыход триггеров соединен с первым управляющим входом блока настройки и первым входом первогс элемента И, выходкоторого подключен к первому управляющему входу блока коммутации, выходыэлементов И-НЕ второй и первой группсоединены соответственно с группами 35входов первого и второго элементов ИЛИ,выход которого подключен к второмувходу первого элемента И и через первыйэлемент НЕ - к первому входу второгоэлемента И, выходом соединенного с 40единичным входом триггера, вторым вхо.дом - с выходом элемента задержки, атретьим входом - с входом элемента задержки, выходом состояния устройства,выходом первого элемента ИЛИ и через 45второй элемент НЕ - с вторым управляющим входом блока настройки и первым входом третьего элемента. ИЛИ,второй вход которого подключен к управляющему выходу блока коммутации, а 50выход - к нулевому входу триггера, нулевым выходом соединенного с вторымуправляющим входом блока коммутации,выход одного из элементов И-НЕ первойгруппы и вход первого элемента ИЛИ 55является соответственно запросным выходом и начальным входом выделенияустройства. 894 4При этом блок настройки содержит/дешифратор, регистр и группу элемеитов И, причем группа выходов дешифратора является группой выходов блока,группа входов соединена .с группой выходов регистра, вход начальной установкикоторого соединен с вторым управлятьщим входом блока, а группа информационных входов - с выходами элементов И группы, информационные входыкоторых подключены к группе информационных входов блока, а управляющиевходы - к первому управляющему входублока,Кроме того узел выбора направления обмена содержит три группы элементов И-НЕ, два элемента И-НЕ, элемент ИЛИ-НЕ и элемент НЕ, причем выходы элемента ИЛИ-НЕ и первого элемента И-НЕ подключены к выходу поискаузла, группа входов элемента ИЛИ-НЕ ивыход второго элемента И-НЕ образуютвхоц-выход узла, а группа входов вторьго элемента И-НЕ образует вход выделения узла, вход второго элемента И-НЕявляется входом начального вьщеленияузла, а выход - соединен через элемент НЕ с первыми входами элементов ВНЕ первой группы, вторые и третьи входыкоторых образуют соответственно груцы входов поиска и выделения, группавхоцов каждого элемента И-НЕ первойгруппы соединена с выходами остальныхэлементов И-НЕ первой группы, выходкаждого элемента И-НЕ первой группысоединен с первым входом соответствующего элемента И-НЕ, второй группы исоответствующим входом из группы входов первого элемента И-НЕ, выход второго элемента И-НЕ соединен с первымивходами элементов И-НЕ третьей группы,вторые входы которых подключены соответственно к выходам и вторым входамсоответствующих элементов И-НЕ второйгруппы, выходы элементов И-НЕ третьей группы образуют выход выделенияузла.На фиг. Х представлена блов-схемаустройства; на фиг. 2-4 функциональныесхемы блока настройки и блока анализа,узла выбора направления обмена и блока коммутации.Устройство содержит (фиг. 1) блок 1управления, состоящий из группы узлов 2 выбора направления обменом, соединенных между собой магистралью 3блокировки, входы 4 - 6 групп входовконтроля, поиска и выделения устройства, выходы 7 и 8 выходов поиска,и выделения устройства, блок 9 настройки, блок 10 анализа, соединенный с выходом 11 состояния устройства, запросным выходом 12 устройства и началь; 5 ным входом 13 вьщеления, блок 14 коммутации, группы 15 и 16 информационных входов и выходов устройства.Блок 9 настройки содержит (фиг.2)регистр 17, первый управляющий вход 1810 блока, дешифратор 19, группу выхо дов 20, группу элементов И 21 и группу информационных входов 22 блока.Блок 10 анализа содержит (фиг,2) триггер 23, нулевой 24 и единичный 25 15 выходы триггера, первую группу элементов И-НЕ 26 с группой выходов 27 второй элемент ИЛИ 28, вторую груп- . пу элементов И НЕ 29 с группой выхо-дев 30, первый элемент ИЛИ 31, второй элемент НЕ 32, третий элементИЛИ с вторым входом 34, первый элемент НЕ 35, элемент задержки 36, второй 37 и первый 38 элементы И, выход 39 первого элемента И 38. 25Узел 2 выбора направления обмена содержит (фиг,Э) элементы И-НЕ 40-42 первой, второй и третьей групп, эле-мент НЕ 4 Э, первый 44 и второй 45 элементы И-НЕи элемент ИЛИ-НЕ 46, ЗО группа входов которого и выход элемен та И 45 узла 2 подключается к магистрали 3 блокировки.Блок 14 коммеиекии.соиержне (фиг, 4 .группу из 6+2 элементов ИЛИ 47 (- 35ос), к +Х группу элементов И 48 по е элементов в каждой, группу из элементов И 49, Двойной индекс в позиции номера входа 15 обозначает но мер элемента И 47 в группе и номер 4 й входа на элементе, в позиции номера выхода 16 - номер группы и номер элемента И 48. в группе.Устройство работает следующим обраэоме ; 45Режим конвейерного обмена информв цией характеризуется наличием цепочки . последовательных этапов парных обменов, при этом начало последующего этапа обмена совпадает с окончанием пре дыдущего этапа, Каждый этап вкаочает в себя устройство-передатчик информации, устройство-приемник информации и, возможнотранзитные устройства, если передатчик и приемник не явлются смеж 55 ными. Таким образом, этап парного обмена прадсаавляет собой канал, связываю щий передатчик и приемник в включвкщий транзитные устройства, если передатчик и приемник не являются смежными устройствами, причем приемник предыдущего этапа одновременно является иоточником посдедующего. Процедура обме 4 на на каждом этапе включает в себя нахождение. исправного и незанятого приемника обобщения такого, чтобы путь от передатчика до приемника был крат чайшим. Следовательно, на каждом этапе должны решаться задачи назначения (распределения) ресурсов нв заданном множестве приемников; маршрути звция - формирование кратчайшего пути от передатчика до приемника.Последовательность этапов задается устройством-передатчиком первого этапа. Конвейерный обмен устанавливается на .множестве нз. устройств функционвль ной обработки (например процессоров), при этом функционально одинаковые процессоры образуют свои подмножестваИнформациониая связь И процессоров осуществляется через Ф устройств сопрь. женино В каждом устройстве сопряжения предусмотрено внаправление для подключения к сМежным устройства и одно направление для подключения к своему процессору, Множество устройств сопря- . жения, связанных информационными магистралями, образуют локальную сеть, в которой решается задача формированияконвейера1Путь К число подмножеств функционально одинаковых процессоров. В пределе .К= Й, если все процессоры функционально рвэличимы каждый исправный и незанятый процессор считается приемником ф-го подмножества (- 1 2 и- к К 4 И) и формирует идерево" кратчайших путей с основанием в данном процессоре. формирование кратчайших путей от всех свободных прсцессоров .-го подмножеств. ва осуществляется в х узлах 2 всех устройств сопряжения. Блок 1 устройств состоит из К узлов 2, причем всее узлы 2 объединены дуплексными шинами поиска 5, 7 и выделения 6, 8 по граф- схеме исходной информационнойсети.формирование "дерева кратчайаего пук ти начинается с момента выдачи исправным и незвнятым процессором потепциала поиска, которнй по шине 5.к ваьда 5, поступает на элемент И-НЕ 40 м 1-го узда 2 (фиг.3). Элементы ВНЕ 40, - 40 охвачены обратными свЭэями, так что появление потенциала .юиска цо одному входу запрещает поо10 того, общим стробирующим сигналом, включающим блок 14, является нулевой выход триггера 23. Обнулениетригге рв 23 выключит скгнал НЭ нв выхо, де 39 элемента И 38. Процессор, получив по (1+2)-ой шине нулевой сигнал НЭ, формирует нв 0 шинах код вида приемника следующего этапа, который транслируется по ранее установлен ному пути первого этапа и записывается в регистр 17 устройства, соответствующего передатчику следующего этапа. Дальнейшая трансляция кода вицв прием ника приостанавливается до тех пор, пока триггер 23 не будет установлен в нулевое состояние сигналом из формирующего процессора, в зто проиэойет лишь посл оче ьЬй смены п оцео д е ред Рсором текущего кода вида приемника.Чаким образом формирующий процессор,задавая последовательность кодов видаприемников очередных этапов, формирует конвейер из последовательности этапов. Выбор конкретного. 1-го приемникакаждого зтвпв и маршрутизации в пределах этапа осуществляется автоматическис помощью узлов 2 соответствующего 1-гоподмножества, Выбор узлов 2 осуществляется по коду вида приемника этапа вустройстве, соответствующем началуОчередного этвпве 1Конвейер последовательности этапов (квналов) парных обменов фиксируется нулевым начальным потенциалом выделения из формирующего процессора. По концу обмена, определяемым формирующим процессором, происходит сброс нулевого начального потенциала выделения этим процессором .и путь обмена разрушается. При этом, освобождающиеся устройства сопряжения могут быть использованы при формировании новых канадов связи. Скгнал состояния на выходе 11 уса ройства сопряжения формируется на выходе элемента ИЛИ 31 при наличии хотя бы одного вхоцного потенциала выделения, Этот сигнал направляется в свой процессор, информируя его о занятости соответствующего устройства. Освобождение канала и разрушение пути обмена сопровождается снятием входных нулевых потенциалов выделения, нв выходе элемента ИЛИ 31 формируется нулевой потенциал, а нв выходе элемента НЕ 32- единичный, который через элемент ИЛИ 33 уствнавливает регистр 17 в нулевое исходное состояние. 9 10498состояние не изменится, поскольку онозафиксировано потенциалом выделения.Входной потенциал выделения с выхода элемента И-НЕ 45 через элеммент НЕ 43 блокирует все элементы ИНЕ 40, изолируя узел 2 на время работы этапа конвейерного обмена, и обнуляет выходы 7 выдачи потенциалапоиска, освобождая все те -е узлы 2,которые подвергались действи 1 о волны Опоиска, но которые не входят в формируемый канал связи (этап). Процессвыделения канала связи иэ "дереввф каналов начинается с узла 2, соответствующего процессору-передатчику, и следсвательно, охватывая все -е узлы 2,заканчивается в схеме, соответствующей -му приемнику первого этапа.Маршрутизация прямого канала от передатчика к приемнику этапа заключается в формировании выходных потенциалов выделения на выходах 8 блока 1.Одновременно с этим осуществлявт.ся маршрутизация обратного канала отприемника к передатчику зтвла входными потенциалами выделения, формируемыми нв входах 6 блока 1, Формированиепрямых и обратных каналов последукмщих этапов конвейера происходит аналогичным образом с той лапь разницей, ЗОчто формирующий процессор, включаетновый код вида приемника, оставляявключенным нулевой потенциал выделения на входе 13 своего блока 10.Переключение кода вида приемника 35осуществляется по сигналу "Начало этапа" (НЭ), который формируется на выходе элемента И 38 блока 10. Сипнал НЭ по выходу 39 поступает на т-ыйвход элемента ИЛИ 47+ блока 14 и 4 Опо обратному канаду транслируется в фор.мирующий процессор, Управляющие сигнвлы включения обратного канада этапаформируются элементами И-НЕ 29,29 ., (фиг. 2) блока 10. Формирую- . 45щий процессор, получив из коммутатора 14 по (8+2)-ой шине сигнал НЭ,обнуляет свои информационные шины ифоРмирует цо (8+1)-ой шине сигналфНачвльнвя установка (НУ), который. 50по прямому каналу транслируется вблок 10 устройства-передатчика формируемого этапа, по входу 34 поступаетна элемент ИЛИ 33 и обнуляет триггер 23. 55Сигналы включения прямого каналаэтапа формируются с выходов элементов И НЕ 2626 п блока 10, Кроме11 1049894 12Выходе-го элемента И-НЕ 26 явля-. не 3; (фиг.З) передается на все другие ется запросным выходом устройства соп- узлы 2 и поступает на входы элеменряжения в соответствующий ему процес- тов ИЛИ-НЕ 46, Пбявление единичного сор. Этот сигнал информирует процессор потенциала на входе элемента 46 запре о том, что он включен в цепь конвейера. 5 щает (блокирует) выдачу единичного по.Магистраль блокировки 3 (фиг.1) тенциала поиска с выаща элемента И служнт для упорядочения при включении НЕ 44, Этим обеспечивается однократ участка канала в тот или иной этап кон- ное включение участка дуга в саин аз вейера, Под участком канающ понимаетсяэтапов конвейера,информационная магистраль,. соединяю- . 10 Таким образом, предлагаемое усъщая два смежных устройства сопряже ройство обеспечивает повъппение бистро ння. Появление нулевого входного потев- действия, что увеличивает пронзводепиала выделения на одном из вхОдов тельность вычислительной си:темы за элемента И-НЕ 46 формирует единичный счет уменьшення времени выполнения потенциал на его выходе, который по ши- Б системных операций.