Устройство для сопряжения вычислительных машин

О П И С А Н И Е и,0 ,ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(61) Дополнительное к авт. сеид-ву(22) Заявлено 17.07.81 (21) 3317930/18-24 И) М.Кл.э С, 06 Г 3/04 с присоединением заявки Йо -Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 150333 ФУъ(54) УСТРОЙСТВО ДЛЯ СОП Я ВЫЧИСЛИТЕЛЬНЫ таток и этого устроограниченной област Однако недос ства состоит в применения.Цель изобрет ласти применени обеспечения во между собой дву сширение обтва эа счет сопряжения М. енияя устроможностх групп Изобретение относится к вычислиъ- тельной технике и может быть использовано в высоконадежных вычислительных комплексах с резервированием на уровне вычислительных машин (ВМ) для сопряжения последних между собой через интерфейс ввода-вывода.Известны устройства для сопряжения ВМ, содержащие блок прерываний, коммутатор, приемный регистр, дешифратор, блок обмена, селектор, блок выдачи управляющих сигналов и блоки усиления первого и второго интерфейсов 11 1.Недостаток этих устройств состоит. в ограниченной области применения, так как они позволяют сопрягать толь-ко по одной ВМ на каждом интерфейсе.Наиболее близким к изобретению по технической сущности является устройство для сопряжения ВМ, содержащее входной и выходной буферные регистры, элемент И, три элемента И-ИЛИ, узел коммутации, узлы управления первым и вторым интерфейсами, два триггера и два элемента НЕ, причем первый и второй информационные входы устройства соединены соответственно с первым и третьим входами первого элемента ИИЛИ, выХод которого через входной буферный регистр соединен с информационным входом элемента И,. выход и управляющий вход которого соответственно соединены со входом выходного буферного регистра и первым выходом узла коммутации, второй выход которогосоединен с пятым и шестым входамипервого элемента И-ИЛИ, а третий выход - со вторыми входами второго итретьего элементов И-ИЛИ, третьи входы которых соединены соответственнос выходом первого элемента НЕ и первым вхорм узла коммутации, и с выходом второго элемента НЕ и вторым входом узла коммутации, первый выход которого соединен с четвертыми входамивторого и третьего элементов И-ИЛИ,выходы которых соединены с первымивходами первого и второго триггеров,выходы которых соединены с соответствующими выходами первой и второйгрупп управляющих входов и выходовустройства 12Поставленная цель достигается тем, что в устройство для сопряжения ВМ, содержащее входной буферный регистр и выходной буферный регистр, выход которого является информационным выходом устройства, элемент И,три элемента И-ИЛИ, блок коммутации, два триггера и два элемента НЕ, причем первый и второй входы первого элемента И-ИЛИ соединены соответственно с первым и вторым информационными вхо 10 дами устройства, а выход - через входной буферный регистр с информационным входом элемента И, выход и управляющий вход которого соответственно соедйнены со входом выходного буферного регистра и первым выходом блока коммутации, второй выход которого соединен с вторым и третьим входами первого элемента И-ИЛИ, а третий выход - с первыми входами второго и третьего элементов И-.ИЛИ, вторые входы кОторых соединены соответственно с выходами первого и второго элементов НЕ и с первым и вторым входами блока коммутации, второй выход которого соединен с третьим и четвертым входами первого элемента И-ИЛИ, а третий выход - с первыми входами второго и третьего элементов И-ИЛИ, вторые входы которых соединены соответ ственно с выходами первого и второго элементов НЕ и первым и вторым входами блока коммутации, первый выход ко- торого соединен с третьими входами второго и третьего элементов И-ИЛИ, 35 выходы которых соединены соответственно с первыми входами первого и второго триггеров выходы которых соединены с соответствующими выходами первой и второй групп управляющих выходов устройства, введены блок обработки запросов и два блока связи, причем первые группы входов первого и второго блоков связи соответственно соединены с соответствующими входами первой и второй групп управляющих входов устройства, первые входы - соответственно с выходами первого и второго триггеров, а выходы - соответственно со вторыми входами первого и второго. триггеров, входами первого и второго элементов НЕ и третьим и четвертым входами блока коммутации, первый и второй. входы блока обработки запросов соединены соответственно с первым и .вторым информационными 55 входами устройства, первый выход - с пятым входомпервого элемента И-ИЛИ пятым входом блока коммутации, четвертыми входами второго и третьего элементов И-ИЛИ и вторым входом первого блока 6 О связи, второй выход - с шестым входом первого элемента И-ИЛИ, шестым входом блока коммутации, пятыми входами второго и третьего элементов КИЛИ и вторым входом второго блока 65 связи, а первые и вторые группы входов и выходов - с соответствующимивходами и выходами первой и второйгрупп управляющих входов и выходовустройства, а также тем, что блок обработки запросов содержит узел приоритета, регистр команд, счетчик байтов, схему сравнения, регистр фиксации запросов, коммутатор, элемент ИНЕ, элемент ИЛИ-НЕ, два элемента ИЛИи четыре элемента И, причем первые ивторые группы входов узла приоритетаи коммутатора соединены соответственно с первой и второй группами входовблока, выход и вход узла приоритета соединены соответственно с выходом элемента ИЛИ-НЕ и входом регистра фиксациизапросов, первая и вторая группы выходов которого подключены соответственно к группам входов первого ивторого элементов ИЛИ, выходы которыхсоединены соответственно с первым ивторым входами коммутатора и с первыми входами первого, третьего и второго, четвертого элементов И, третийи четвертый входы коммутатора соединены соответственно с первым и вторымвходами блока, выход - через счетчик байтов с первым входом схемы сравнения, агруппа выходов - с группой входов регистра команд, первый выход которогоподключен ко второму входу схемысравнения, второй выход - ко вторымвходам третьего и четвертого элементов И, третьи входы которых соединеныс выходом элемента И-НЕ, а выходы -соответственно с первым и вторым выходами блока, первая и вторая группывыходов регистра фиксации запросов,выходы первого и второго элементов Ии схемы сравнения соединены соответственно с первой и второй группамивыходов блока, и тем, что блок связисодержит счетчик времени, элемент ИЛИ,четыре элемента И и два элемента НЕ,причем группа входов первого элемента И является группой входов блока,а выход - соединен с первым входомэлемента ИЛИ и через первый элемент НЕ спервым входом второго элемента И,второй вход и выход которого подключены соответственно к выходу счетчика времени и второму входу элементаИЛИ, выход которого соединен с выходом блока и первым входом третьегоэлемента И, первый вход четвертогоэлемента И соединен с первым входомблока, входы счетчика времениподключены соответственно к выходам третьего и четвертого элементов И, вторыевходы которых через зторой элемент НЕсоединены со вторым входом блока. На фиг,1 представлена блок-схемапредложенного устройства; на фиг.2функциональная схема блока обработкизапросов.Устройство содержит (фиг. 1) выходной буферный регистр 1, входной буферный регистр 2, блок 3 коммутации, триггеры 4 и 5., элементы И-ИЛИ 6,7 и 8, элементы НЕ 9 и 10, элемент, И 11, 5 блок 12 обработки запросов, блоки 13. и 14 связи, включающие счетчики времени (таймеры) 15 и 16, элементы И 17- 24, элементы ИЛИ 25 и 26, элементы НЕ 27-30. На фиг.1 также обозначены информационные входы 31 и 32 устройства, информационные выходы 33 и 34 устройства (шины 32 и 33 - от каналов(" и абонента первого интерфейса, шины 32 и 34 - от каналов и абонента вто рого интерФейса), группы управляющих выходов 35 и 36 и входов 37 и 38 (шина 35 управления - от абонента перво" Ьо интерфейса, шина 36 - от абонента второго интерфейса, шина 37 управления - от каналов первого интерфейса, 20в том числе шина 39 - информация отканаловф, а также шина 38 управления - от каналов второго интерфейса,в том числе шина 40 - инФормацияот каналов 1, линия 41 сигнала управления передачей данных из первого интерфейса во второй, линия 42 сигналауправления передачей данных из второго интерфейса в первый), управляющиевыходы 43,44 и 45 блока 3 коммутации ЗО(выход 43 в . запись информации в выходной буферный регистр, выход 44запись информации во входной буферный регистрф, выход 45 - входной буферный регистр свободен). 35Блок 12 обработки запросов содержит узел 46 приоритета, регистр 47 Фиксации запросов, элементы ИЛИ 48 и 49, элемент ИЛИ-НЕ 50, элементы ИИЛИ 51-54 коммутатора, регистр 55 коО манд, состоящий из трех частей 56,57 и 58, счетчик 59 байтов,.схему 60сравнения, элемент ИЛИ-НЕ 61, элементы И 62-65, входы 66-71 групп входов . блока, коммутатор 72.45Устройство работает следующим образом.С каждой стороны к устройству могут быть подключены группы вычислительных машин, причем одновременно .могут быть .сопряжены одна передающая ВМ и П принимающих ВМ. Инициатором начала работы устройства является передающая ВМ. Запросы на передачу данных от любой из ВМ поступают по шинам 37 и 38 в блок 12 на группу 55 входов узла 46, на вход которого .подается сигнал блокировки при выделении запроса высшего приоритета, Формирующийся на выходе элемента ИЛИНЕ 50. 60После выделения запроса высшего приоритета последний заносится в соответствующий разрез регистра 47 и поступает бттуда по шинам 35 и 36 в соответствующую ВМ в качестве сигнала 5.юдключения данной ВМ к устройству для передачи данных.Выходы разрядов регистра 47, соответствующих группе каналов первого интерфейса, подключены- ко входам элемента ИЛИ 48, а выходы разрядов, соответствующих группе каналов второго интерфейса - ко входам элемента. ИЛИ 49.Пусть, например, передающая ВМ относится к группе каналов первого интерфейса, Тогда на выходе элемента ИЛИ 48 появляется разрешающий потенциал, и блок 12 настраивается на работу с первым интерфейсом. По шине 31 с передающей ВМ вблок 12 поступает команда записи, сопровождаемая сигналом на шине 70, разрешающим запись этой команды в регистр 55, который имеет три поля: поле 56 содержит один разряд, отводимый под код операции (команда записи кодируется единицей), поле 57 - группу из и разрядов (единица в 1 -том разряде этой группы означает, что 1-тая ВМ второго интерфейса является принимающей), и поле 58 - группу разрядов, содержащих информацию о количестве байт, подлежащих передаче.Разряды поля 57 поступают по шине 36 во второй интерфейс в качестве запросов в соответствующие каналы на подготовку к приему данных. Последние подтверждают готовность к приему данных сигналами по шине 69, которые гасят 1 соответствующие единичные разряды поля 57, .После того, как все принимающие ВМ подтвердили готовность к приему данных, значения всех разрядов в поле 57 нулевые, на выходе 41 устанавливается разрешающий потенциал, на выходе 42 - запрещающий потенциал, на выходе 45 блока 3 - разрешающий потенциал.Таким образом, ко входу блока 13 для выдачи информации подключается только одна ВМ, на остальных линиях шины 39, соответствующих неподключенным ВМ, устанавливаются разрешающие потенциал( которые сохраняются до конца операции, Ко второму интерфейсу для приема информации одновремен" но может подключиться группа ВМ, причем на линиях шины 40, соответствующих неподключенным ВМ, на;входе блока 14 устанавливаются разрешающие потенциалы.Перед началом передачи данных триггеры 4 и 5 сброшены, на выходах элементов НЕ 9 и 10 - разрешающие потенциалы.От потенциалов на линиях 41 и 45 срабатывает элемент И-ИЛИ 6 и устанавливается триггер 4. Выходной сиг-нал этого триггера поступает в первый интерфейс в качестве запроса на выда 1005018. чу байта данных, В ответ на этот сигнал канал ввода-вывода передающей ВМустанавливает на шинах 31 байт данных, сопровождая его сигналом на соответствующем входе шины 39. Этот жесигнал поступает на вход 66 блока 12 5и увеличивает содержимое счетчика 59на единицу. В схеме 60 сравнения со"держимое счетчика 59 сравнивается созначением разрядов поля 58, равнымчислу байт, подлежащих передаче. В Яслучае их равенства схема 60 сравнения вырабатывает сигнал окончания передачи данных, который поступает впередающую и принимающие ВМ и приводит устройство в исходное состояние(цепи установки не показаны) .Сигнал на шине 39, сопровождающийбайт данных, проходит через элементИ 17 и элемент ИЛИ 25 блока 13 и сбра,сывает триггер 4. Этот же сигналпоступает на вход блока 3, вследствие,чего на выходе 44 вырабатываетсясигнал записи байта с шины 31 в регистр 2 через элемент И-ИЛИ 8, навыходе 45 устанавливается запрещающий потенциал, означающий, что входной буферный регистр занят. Черезнекоторое время в ответ на сбростриггера 4 сигнал на входе соответствующей передающей ВМ снимается.После этого на выходе 43 выраба- ЗОтывается сигнал, который прОизводитперепись байта из регистра 2 в регистр 1 через элемент И 11, а такжечерез элемент И-ИЛИ 7 устанавливаеттриггер 5. Выходной сигнал этого 35триггера поступает в каналы ввода-вывода принимающих ВМ, в качестве .запроса на прием байта данных, которыйустанавливается на шине 34 с выходарегистра 1, Этот же сигнал проходит 4)через элемент И 24 и запускает таймер 16,Сразу же после выработки сигналана выходе 43 и на выходе 45 устанавливается разрешающий потенциал, озна чающий, что регистр 2 свободен и,следовательно, можно запрашивать следующий байт данных. Когда снимаетсясигнал на выходе шины 39 соответствующей передающей ВМ и устанавливаетсяразрешающий потенциал на выходе элемента НЕ 9, от потенциала на выходе 45 срабатывает элемент И-, ИЛИ 6 иустанавливается триггер 4,Реагируя на выходной сигнал триггера 5, канал ввода-вывода каждой изпринимающих ВМ считывает байт с шины 34 и подтверждает прием сигналовна соответствующем входе шины 40. После подтверждения приема байта всемиработающими ВМ сигнал с выхода элемента И 18 через элемент ИЛИ 26 сбрасывает триггер 5 и поступает в .блок 3.Этот же сигнал, проходя через элемент И 22, останавливает и обнуляет у таймер 16. Если же через некоторое время, достаточное для приема байта данных каждой из принимающих ВМ, от какой-либо ВМ сигнала подтверждения приема не последовало, то таймер 16 вырабатывает сигнал,. который выполняет те же функции, что и сигнал на выходе элемента И 18.Сигнал, поступающий в блок 3 с выхода элемента ИЛИ 26, указывает на то, что регистр. 1 освободился и.туда можно поместить следующий байт, Когда этот байт получен, то как описано выше, он запишется в регистр 2, на вы" ходе 45,установится запрещающий по" потенциал, вырабатывается сигнал на выходе 43, и байт будет передан во второй интерфейс. Аналогично производятся прием и выдача всех последующих байтов.Передача данных в противоположном направлении производится аналогичным образом, При этом на линии 42 устанавливается разрешающий потенциал, на линии 41 - запрещающий, к соответствующему входу второго интерфейса подключается одна передающмя ВМ, а к соответствующим входам первого интерфейса подключаются принимающие ВМ. На входах, соответствующих неработающим ВМ, устанавливаются разрешающие потенциалы.Таким образом, предложенное устройство позволяет расширить область применения известного устройства, так как обеспечивает возможность сопрягать группы ВМ со стороны каждого интерфейса. Использование устройства в вычислительных комплексах, в которых, например, необходимо осуществлять обмен одинаковой информацией между несколькими машинами, приводит к значительному увеличению производительности комплекса, Примерами таких систем являются высоконадежные многомашинные комплексы с резирвированием на уровне ВМ, где каждая ВМ выполняет одинаковые вычисления и перед выдачей обработанной информации осуществляет обмен результатами счета со всеми ВМ комплекса с их последующим сравнением.ФФормула изобретения1, Устройство для сопряжения вычислительных машин, содержащее входной буферный регистр, выходной буферный регистр, выход которого является информационным выходом устройства, элемент И, три элемента И-ИЛИ, блок коммутации, два триггера и два элемента НЕ, причем первый и второй входы первого элемента И-ИЛИ соединены соответственно с первым и вторым информационными входами устройства, а выход - через буферный регистр с инО формационным входом элемента И, выход и управляющий вход которого соответственно соединены со входом выходного буферного регистра и первым выходом блока коммутации, второй выход которого соединен со вторым и третьим входами первого элемента.ИИЛИ, а третий выход - с первыми входами второго и третьего элементов ИИЛИ, вторые входы которых соединены соответственно с выходами, первого и второго элементов .НЕ и с первым и вторым входами блока коммутации, второй выход которого соединен с третьим и четвертым входами первого элемента И-ИЛИ, а третий выход - с пер выми входами второго и третьего элементов И-ИЛИ, вторые входы которых соединены соответственно с выходами первого н второго элементов НЕ и первым и вторым входами блока коммута О ции, первый выход которого соединен с третьими входами второго и третьего элементов Й-ИЛИ, выходы которых соединены соответственно с первыми входами первого и втоРого тРиггеРов, 25 ,выходы которых соединены с соответствующими выходами первой и второй групп управляющих выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства, в него введены блок обработки запросов и два блока связи, причем первые входыпервого и второго блоков связи соединены соответственно с соответствующими входами первой и второй групп управляющих З 5 входов устройства, первые входы - соответственно с выходами первого и второго триггеров, а выходы - соответственно со вторыми входами первого и второго триггеров, входами первого 40 и второго элементов НЕ и третьим и четвертым входами блока коммутации, первый и второй входы блока обработки запросов соединены соответственно с первым и вторым информационными вхо дами устройства, первый выход - с пятым входом первого элемента И-ИЛИ, ф пятым входом блока коммутации, четвертыми входами второго и третьего эЛементов И-ИЛИ и вторым вХодом пер- Я вого блока связи, второй выход - с шестым входом первого элемента И -ИЛИ, шестым входом блока коммутации, пятыми входами второго и третьего эле" ментов И-ИЛИ и вторым входом второго 5 блока связи, а первые и вторые группьГ входов и выходов - с соответствующими входами и выходами первой и второй групп управляющих входов и аыходов устройства.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок обработки, запросов содержит узел. приоритета,регистр команд, счетчик байтов, схему сравнения, регистр фиксации запросов, коммутатор, элемент И-НЕ, элемент ИЛИНЕ, два элемента ИЛИ и четыре элемента И, причем первые и вторые группы входов узла приоритета и коммутатора соединены соответственно с первой и второй группами входов блока, выход и вход узла приоритета соединены соответственно с выходом элемента ИЛИНЕ и входом регистра фиксации запросов,первая и вторая группы выходов которого подключены соответственно к группам входов первого и второго элементов,-выходы которых соединены соответственно с первым и вторым входами коммутатора и с первыми входами первого, третьего и второго, четвертого элементов И, третий и четвертый входы коммутатора соединены соответственно с первым и вторым входами блока, вы.ход - через счетчик байтов с первым входом схемы сравнения, а группа выходов -,с группой входов регистра команд, первый "выход которого подключен ко второму входу схемы сравнения,второй выход - ко вторым входам третьего и четвертого элементов И, третьи входы которых соединены с выходом элемента И-НЕ, а выходы - соответственно с первым и вторым выходами бло". ка, первая и вторая группы выходов регистра фиксации запросов, выходы первого и второго элементов И и схемы сравнения соединены соответственно с первой и второй группами выходов блока,.3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок связисодержит счетчик времени, элемент ИЛИ,четыре элемента И и два элемента НЕ,причем группа входов первого элемента И является группой входов блока,а выход - соединен с первым входомэлемента ИЛИ и через первый элементНЕ с первым входом второго элементаИ, второй вход и выход которого подключены соответственно к выходу счетчика времени и второму входу элемента ИЛИ, выход которого соединен с выходом блока и первым. входом третьегоэлемента И, первый. вход четвертогоэлемента И соединен с первым входомблока, входы счетчика времени подключены соответственно к выходам третьего и четвертого элементов И, вторыевыходи которых через второй элементНЕ соединены со вторым входом блока,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 554534, кл,06 Г 3/04, 1975.2. Авторское свидетельство СССРР 748401, кл, С Об Г 3/04, 1980 (прототип).о д. 4 5 б я Филиал ППП Патентф, г. Ужгород, ул. Поектная, 4 Заказ 1898/62 Т ВНИИПИ ГОСУД коми ло делам йио 113035, Моск аушск