Реверсивный цифровой интегратор

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК В 19/02 94 ОПИСАНИЕ ИЗОБРЕТЕНИИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ удового чной ме й технолои легкой х наяустрой ав икУстройой системы типа СССР 1981. ФРОВОИ ИНТЕГРАТОР носится к автомарименено в систеуправления с час-импульсными датетения является(54) РЕВЕРСИВ (57) Изобрет тике и может мах, автомати тотными и, ча чиками. Целью ние обытьескогтотноизоб ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Ленинградский ордена ТКрасного Знамени институт тханики и оптики и Бухарскигический институт пищевойпромышленности,ства унифицированной блочнрегулирования дискретного,.801238030 А упрощение устройства и повьппение точности интегрирования. Известен реверсивный цифровой интегратор, содержащий генератор импульсов, блок формирования частоты задания, блок формирования частоты и направления обрат"ной связи, четыре элемента И-НЕ, дваэлемента ИЛИ-НЕ, два элемента И,двареверсивных счетчика, два блока контроля переполнения счетчиков, двацифроаналоговых преобразователя,дваблока контроля нулевого положениясчетчиков, инвертор в образующ дваканала и сумматор. Новым являетсято, что, с целью упрощения устройст"ва и повышения точности в нем предус-мотрены блок преобразования кода,четыре дополнительных элемента И-НЕи блок формирования знака выходного сигнала интегратора. ПредЛагаемое устройство по сравнению с прототипом позволяет повысить точностьза счет устранения нелинейности характеристики, обусловленной наличием двух каналов, и упростить его засчет одноканального исполнения.Предлагаемое устройство содержитпримерно в два раза меньше элементовпо сравнению с прототипом.Ез.п.ф-лы,238030 2 1 1Изобретение относится к автоматике, в частности к автоматизированным системам управления, и можетнайти применение в системах автоматического управления с частотными ичастотно-импульсными датчиками, втом числе в регулируемых и следящихсистемах,электропривода с импульсными датчиками скорости и положения,Цель изобретения - повышение точностиинтегратора.На фиг,1 представлена блок-схемареверсивного цифрового.интеграторамина фиг.2 - схема блока формированиязнака выходного сигнала; на фиг.3 -схема блока преобразования кода.Реверсивный цифровой интеграторсодержит реверсивный счетчик 1, блок2 контроля переполнения счетчика,.блок 3 контроля нулевого положениясчетчика, блок 4 преобразования кода, цифроаналоговый преобразователь5, генератор 6 импульсов, блок 7формирования частоты и направлениязадания, блок 8 Формирования частоты и направления обратной связи,первый 9, второй 10, третий 11, четвертый 12, шестой 13, пятый 14, седьмой 15, восьмой 16 элементы И-НЕ,блок 17 формирования знака выходногосигнала интегратора. Блок 17 формирования знака выходного сигнала(фиг.2) содержит триггер 19, девятый 18, двенадцатый 20, одиннадцатый 21, десятый 22 элементы И-НЕ, инвертор 23.Первый и второй входы девятого 18элемента И-НЕ подключены соответственно к пятому и четвертому входам.блока 17 формирования знака выходного сигнала, а выход соединен с вторым С-входом триггера 19, Я-выход е которого подключен к первому выходу,а -выход - к второму выходу блока17. П-вход триггера 19 подключен квыходу двенадцатого элемента 20 И-НЕ,первый вход .которого подключен квыходу одиннадцатого 21 элемента И-НЕ., а второй вход подключен квыходу десятого 22 элемента И-НЕ,первый вход которого подключен к первому входу блока 17, второй вход -к, третьему входу блока 17, подключенному через инвертор 23 к первомувходу 21 элемента И-НЕ, второй входкоторого подключен к второму входублока 17.Блок 7 формирования частоты и направления задания (фиг.1) состоит из 5 Ю 15 20 25 30 35 40 45 50 55 8-разрядного преобразователя код-частота (ПКЧ), логического элемента с8 И-НЕ и логического инвертора, 8 разрядов 9-разрядного входа блока 7 соединены с 8 входами ПКЧ и логического элемента ЯИ-НЕ, выход элемента 8 И-НЕ подключен также к четвертому выходу блока 7. Выход ПКЧ соединен с первым выходом блока 7. Девятый разряд входа блока 7 (разряд знака входного задания) подключен к входу инвертора и к третьему выходу блока 7, Выход инвертора соединен с вторым выходом блока 7. ПКЧ соединен также с выходом генератора б импульсов. 9-разрядный вход блока 7 предусмотрен для задания кодовой установки и направления движения (знака кодового задания).Блок 8 формирования частоты и направления обратной связи (фиг.1) состоит из трех триггеров и двух логических инверторов. На второй и третий выходы блока 8 подается последовательность импульсов частотно- импульсного датчика. Второй вход блока соединен с тактируемым входом второго и третьего триггеров. Третий вход соединен с 0-входом третьего триггера. Первый выход блока 8 подключен к прямому выходу первого триггера, на тактируемый вход которого через первый инвертор подаются импульсы от генератора. Второй и третий выходы блока 8 соответственно соединены с прямым и инверсным выходами третьего триггера. Блок 2 контроля переполнения счетчика (Фиг.1) состоит из логического элемента 8 И-НЕ, и инвертора. Блок 3 контроля нулевого положения. счетчика состоит из логического элемента 8 ИЛИ-НЕ.Блок преобразования кода 4 (фиг.3) предназначен для преобразования выходных чисел счетчика, работающего в обратном коде с учетом знака числа,Блок преобразования для одного разряда состоит из инвертора и логического элемента 2-2 ИИЛИ-НЕ. Первые входы 2 И составляющих элементов 2-2 ИИПИ-НЕ.соединены: первого 2 И через инвертор, второго 2 И непосредственно с выходом счетчика, На вторые входы 2 И элемента 2-2 ИИЛИ-НЕ подается соответственно прямой и инверсный сигналы знака.Выход реверсивного счетчика 1 подключен к входам блоков переполнения 2 и контроля,З нулевого поло 1030Если импульсы частоты задания Ези частоты обратной связи Г , отсутствуют то на выходе блока 5 интег-ратора сигнал равен нулю.Интегрирование начинается с появлением на выходе блока 7 заданияпоследовательности импульсов, частота которых устанавливается кодомвходного задания. Направление интегрирования определяется знаком,входного задания, Код входного задания через 8 разрядов 9-разрядноговхода блока 7 подается на вход ПКЧ,на выходе которого устанавливаетсяпоследовательность импульсов с частотой, определяемой значением кодового задания,ПКЧ представляет собой двоичныйделитель частоты с переменнымкоэффициентом деления, выполненныйна двух микросхемах счетчика типаК 155 ИЕ 8, что позволяет при необходимости расширять разряд входного двоичного кодового задания до 12.,Частота импульсов ПКЧ связана свходным кодовым заданием зависимостью1 31238 жения счетчика и через блок 4 преобразования кода подключен к входу цифроаналогового преобразователя 5. Генератор б импульсов подключенк тактирующему входу триггера блока 8 формирования частоты и направле 5 ния обратной связи и .к входу ПКЧ блока 7 формирования частоты и направления задания. Первые входы первого 9 и второго 10 элементов И-НЕ0 подключены к второму выходу Г второй вход первого элемента И-НЕ 9 подсоединен к первому выходу, а второй вход второго элемента И-НЕ 10 к третьему выходу блока 7 формирова". 5 ння частоты и направления задания, Первые входы третьего 11 и четвертого 12 элемента И-НЕ подключены к второму выходу Е, второй вход третьего элемента И-НЕ 11 подсоединен к перво 20 му выходу, а второй вход четвертого элемента И-НЕ 12 - к третьему выходу блока 8 формирования частоты и направления обратной связи. Шестой элемент И-НЕ 13 вторым входом под 25 ключен к выходу блока 2 контроля переполнения счетчика, а первым входом - к первому выходу блока 17 формирования знака выходного сигнала, а выход подключен к третьему входу , седьмого элемента И-НЕ 15, первый вход которого подключен к выходу первого элемента И-НЕ 9, второй вход соединен с выходом третьего элемен- та И-НЕ 11, а выход с входом "Сложение" счетчика 1. Второй вход пятого Мэлемента И-НЕ 14 подключен к выходу блока 3 контроля нулевого положения счетчика, первый вход подключен к второму выходу блока 17 формирования знака, а выход подключен .к третьему входу восьмого элемента И-НЕ 16, первый вход которого подключен к выходу четвертого элемента И-НЕ 12, второй вход - к выходу второго элемента И-НЕ 10, а выход 4 соединен с входом "Вычитание" счетчика. Первый вход блока формирования знака выходного сигнала подключен к второму выходу блока 8, третий вход - к четвертому выходу блока 7 формирования частоты и направления задания, второй вход подключенк второму выходу блока 7 формирования частоты и направления задания, а второй выход подключен к (п+1)-му входу блока 4 преобразования кода.Устройство работает следующимобразом. фо 2 1 2 Нг 2ф 12й где И НБ, - двоичные значения входного кодового значения.При положительном направлении входного задания на первом выходе блока 7 выдается сигнал "1", а на его третьем выходе - сигнал "0", которые подаются соответственно на вторые входы элементов И-НЕ 9 и 10, В это время на входы логического элемента И-НЕ 13 поступают "0", формирующие на выходе сигнал, резрешающий прохождение .импульсов через логический элемент И-НЕ 15. При этом импульсы частоты задания Й с второго выхода блока 7 через последова- . тельно включенные элементы И-НЕ 9 и 15 поступают на вход "СуммироваНние счетчика 1. По мере поступления импульсов на выходе счетчика образуется .нарастающий код И кото" рый через блок 4 подается на цифроаналоговый преобразователь 5, на выходе которого устанавливается 0:Н . Скорость нарастания кода счетчика зависит от частоты импуль" сов, поступающих на входы счетчика.Входной сигнал цифроаналогового преобразователя воздействует черезвнешние устройства (усилитель мощности, объект управления, частотный или частотно-импульсный датчик) на блок 8, на втором выходе которого формируется частота импульсов обратной связи Е а на первом и третьем, выходах в зависимости от направления движения объекта форми- руются сигналы "1" или "0". Частотный сигнал обратной связи формируется частотно-импульсным датчиком.Обычно такие датчики формируют два ряда прямоугольных последовательностей импульсов, сдвинутых относительно друг друга на 90 эл,град.Одна из этих импульсных последовательностей, тактированная импульсами генератора на первоми втором триггерах, используется как сигнал обратной связи. Совместно они используются для определения направления движения. Это выполняется на третьем триггере.При отрицательной обратной связи 25 в блоке 8 формируется направление последовательности импульсов йинверсной по отношению к направлению импульсов задания. В этом случае на первом выходе блока 8 формируется 3 "О", а на его третьем выходе - "1". При "1", поступающих с выхода логических элементов 10 и 14 импульсы Г, с второго выхода блока 8 через последовательно включенные элементы И-НЕ 12 и 1 б поступают на вход "Вычитание" счетчика 1. С целью неодновременного попадания на входы счетчика импульсов 2 и Г они синхронизированы соответственно пря мой и инверсной последовательностью импульсов эталонной частоты Е, генератора б импульсов. В результате воздействия импульсов в счетчике устанавливается число, равное интегралу 4 разности частот й и Е -фс К И о соа на выходе устройства сигнал 50Ььц с 1В случае переполнения счетчиканапряжение на выходе будет равно0,, так как на втором выходеблока 2 и на выходе логического элемента И-НЕ 13 формируется сигнал,запрещающий прохождение импульсовчерез элемент И-НЕ 15. Такое состоя ние интегратора будет сохраняться до момента наступления неравенство.с " З фПри изменении направления интегрирования на отрицательное на первом выходе блока 7 формируется "О", а на третьем его выходе - "1", которые являются запрещающими для логического элемента 9 и разрешающими для логического элемента 10, Такое состояние обеспечивает поступление импульсов задания с второго выхода блока 7 через последовательно включенные элементы И-НЕ 10 и 16 на вход "Вычитание" счетчика 1. С этого момента импульсы Г, и Г поступают на вход "Вычитание". Содержание счетчика быстро убывает, а частота последовательности импульсов Е , уменьшается. В момент,когда Н, = О,на первом выходе блока 3 формируется сигнал, который поступает на пятый вход блока 17 и устанавливает на его выходе знак выходного сигнала интегратора, соответствующий заданному направлению интегрирования, т.е. отрицательному. После перехода через нуль счетчик 1 работает в обратном коде, т,е. выходное число счетчика представляется в обратном двоичном коде, соответствующем отрицательному значению интегрирования. Число в обратном двоичном коде, поступающее с выхода счетчика 1 на вход блока 4, преобразуется в прямой код числа. отрицательного знака, Такие кодовые комбинации поступают на вход ЦАП б,где преобразуются в напряжение отрицательной полярности..ФРВ момент С частота последователь-. ности импульсов 2 , обратной связи достигает нуля. После перехода через нуль направление частоты обратной связи Г и логические сигналы на первом и третьем выходах блока 8 изменяются на противоположные, т.е. изменяются на противоположные "1" на втором входе логического элемента И-НЕ 11 и "0" на втором входе логического элемента И-НЕ 12. При этом импульсы частоты обратной связи с второго выхода блока 8 через логические элементы 11 и 15 будут поступать на вход "Суммирование" счетчика 1. В результате на выходе интегратора установится сигналВ случае переполнения счетчика, 5обратным кодом содержимое счетчикаБдостигает Н (-И ). Приэтом на втором выходе блока 3 формируется сигнал, который проходит через элемент 1.4 на третий вход логического элемента И-НЕ 15 и запрещает прохождение последовательностиимпульсов через логический элементИ-НЕ 16 на вход "Вычитание". Такоесостояние будет до тех пор, пока ненаступит момент, когда Й, станетменьше ГВ случае нулевого значения частотызадания Г, = 0 на четвертом выходеблока 7 формируется сигнал, нулевогозадания, поступающий на вход блока17, где формируется сигнал со знаком, противоположным знаку направления частоты обратной связи. ПриГ = О импульсы частоты обратнойсвязи уменьшают содержимое счетчикакак при прямом, так и при обратномкоде выходного сигнала счетчика до нуля.Предлагаемое устройство по срав"иению с прототипом позволяет получить более высокую точность за счетустранения нелинейности характеристики, обусловленной наличием двухканалов при одновременном упрощенииустроиства. Кроме того, предлагаем35мый цифровой интегратор обладаетболее широкими функциональными воз.можностями, так как может быть использован как с аналоговым, так и с цифровым регулятором, т.е. в цифро"40аналоговых и цифровых системах.Изобретение позволяетповыситьточность устройства и упростить егоза. счет одноканального исполнениявместо двухканального, Предлагаемое45устройство имеет более широкие функциональные возможности, так как оиоможет быть. иСпользовано без переделок как с аналоговым, так и с цифровым выходом, т.е. оно может быть ис 50пользовано в цифровых и цифроаналоговых системах. форйула изобретенияс 551. Реверсивный цифровой интегратор, содержащий цифроаналоговый преобразователь, реверсивный счетчик,выход которого соединен с входамиблока контроля нулевого положениясчетчика и блока контроля переполнения счетчика, генератор импульсов,выход которого соединен с первымивходами блока формирования частотыи направления обратной связи и блокаформирования частоты и направлениязадания, первый выход которого соединен с первыми входами первого и второго элементов И-НЕ, вторые входыкоторых соединены соответственно свторым и третьим выходами блока формирования частоты и направления задания, первый выход блока формирования частоты и направления обратнойсвязи соединен с первыми входамитретьего и четвертого элементов И-НЕ,вторые входы которых соединены соответственно с вторым и третьим выходами блока формирования частоты инаправления обратной связи, о т л ич а ю щ и й с я тем, что, с цельюповышения точности устройства, внего введены блок преобразованиякода, пятый, шестой, седьмой и восьмой элементы И-НЕ, блок формирования знака выходного сигнала, первый,второй и третий входы которого соединены соответственно с вторым выходом блока формирования частоты инаправления обратной связи, вторыми четвертым выходами блока формирования частоты и направления задания, а первый и второй выходы в . спервыми входами соответственно пя-того и шестого элементов И-НЕ,вторыевходы которых соединены с выходамисоответственно блока контроля нулевого положения счетчика и блокаконтроля переполнения счетчика,подключенных соответственно к пятому и четвертому входам блока формирования знака выходного сигнала, первый,второй и третий входы седьмого элемента И-НЕ соединены с выходами соответственно шестого, первого итретьего элементов И-НЕ, а выходс первым входом реверсивного счетчика, выход. которого соединен с первым входом блока преобразования кода, .вторым входом соединенного с вторымвыходом блока формирования знака выходного сигнала, а выходом - с цифроаналоговым преобразователем, первый,второй и третий входы восьмого эле"Мента И-НЕ соединены с выходами соответственно второго, четвертого ипятого элементов И-НЕ, а выход - с вторым входом реверсивного счетчика.2. Интегратор по и. 1, о т л ич а ю щ и й с я тем, что блок форми 5 рования знака содержит девятый и десятый элементы И-НЕ, последовательно соединенные инвертор, одиннадцатый и двенадцатый элементы И-НЕ и триггер, выходы которого соединены соответственно с первым и вторым выходами блока, а второй вход - с выходом девятого элемента И-НЕ, первый и второй входы которого подключены соответственно к пятому и четвертому входам блока, второй и третий входы которого соединены соответственно с вторым входом одиннадцатого элемента И-НЕ и входом инвертора и вторым входом десятого элемента И-НЕ,первый вход которого подключен к первому входу блока, а выход - к второму входу двенадцатого элемента И-НЕ.1238 ОЗО Составитель В. ТитовТехред О.Гортвай Кор ор Т. Колб роизводственно-полиграфическое предприятие, г. Ужгород, ул. тная Редактор М, ДьЗаказ 3289/4 7 Тираж 856ВНИИПИ Государственпо делам изобрете 113035 р Москва, Ж,Подписноего комитета СССРй и открытийушская наб., д. 4