Устройство для ввода информации

Союз СоветскикСоцмвлистическикРеспублик ОЛ ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ в 964625(22) Заявлено 09,03,81 (21) 3253997/18-2 Йс присоединением заявки РЙ -(51)М. Кл, 6 06 Г 3/05 3 Ъаударстакнный кюмнтет СССР дю делам изобретенийи открытий(5 Й) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРИАЦИИ 1Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах контроля и управленияИзвестны устройства для ввода информации, содержащие компараторы, чис 5 по которых соответствует числу входных аналоговых сигналов, цифроаналоговый преобразователь, суммирующий счетчик и блок управления 1 ,Недостатком таких устройств явля- ется относительно невысокое быстродействие. Наиболее близким по технической сущности к предлагаемому является .устройство для ввода информации, содержащее регистр, цифроаналоговый преобразователь, счетчик, формирователь сигналов приоритетного адреса, щю блок элементов И, элемент ИЛИ, блок микропрограммного управления и блок компараторов, первые, вторые, третий входы и выходы которого соединены 2соответственно с входными информационными шинами устройства, с выходами регистра, с выходом цифроаналогового преобразователя и с входами элемента ИЛИ, входы которого соединены с входами формирователя сигналов приоритетного адреса, первые выходы которого. соединены с адресными выходами устройства, вторые выходы - с первыми входами блока элементов И, второй вход которого соединен с первым выходом блока микропрограммного управления и с первым входом счетчика, выход блока элементов И соединен с первыми входами регистра, второй вход которого соединен с вторым входом счетчика и с вторым выходом блока микропрограммного управления, первый вход которого подключен к выходу элемента ИЛИ, второй вход и выход - к управляющим входу и выходу устройства соответственно, а выходы счетчика соединены с первыми входами цифроаналогового преобразователя и с первыми364625 3информационными выходами устройст,ва 23,Недостатком этого устройства является ограниченное быстродействиев связи с тем, что в нем необходимоосуществлять полный перебор всех состояний цифроаналбгового преобразователя в каждом цикле преобразования.Цель изобретения - повышение быстродействия устройства.Указанная цель достигается тем,что в устройство для ввода информации, содержащее регистр, цифроаналоговый преобразователь, счетчик, формирователь сигналов приоритетногоадреса, блок элементов И, элемент ИЛИблок микропрограммного управления иблок компараторов, первый, второй итретий входы и выход которого соединены соответственно с входными информационными шинами устройства, с выходом регистра, с выходом цифроаналогового преобразователя и с входомэлемента ИЛИ, с входом формирователясигналов приоритетного адреса, первый выход которого является адреснымвыходом устройства, второй выход соединен с первым входом блока элементов И, втдрой вход которого соединенс первым выходом блока микропрограммного управления и с первым входомсчетчика, выход блока элементов И соединен с первым входом регистра, второй вход которого соединен с вторымвходом счетчика и с вторым выходомблока микропрограммного управления,первый вход которого подключен к выходу элемента ИЛИ, второй вход и выход которого являются управляющимвходом и выходом устройства соответственно, а выходы счетчика соединеныс первым входом цифроаналоговогопреобразователя и является первым информационным выходом устройства, введены элемент И, триггер и реверсивный счетчик, первый, второй и третийвходы которого соединены соответственно с вторым, третьим и четвертым выходами блока микропрограммного управления, а выход соединен с вторым входом цифроаналогового преобразователяи является вторым информационным выходом устройства, третий выход блокамикропрограммного управления соединенс единичным входом триггера, нуле-,вой вход и выход которого соединенысоответственно с вторым выходом счетчика и с вторым входом блока микропрограммного управления, третий входсоединен с выходом элемента И, входыкоторого подключены к выходам регистра.5 На чертеже изображена структурнаясхема устройства;Устройство содержит входные информационные шины 1, адресные, первыеинформационные, управляющие выходы и0 управляющий вход устройства 2-4 и 5,блок компараторов 6, элемент ИЛИ 7,блок 8 микропрограммного управления,формирователь 9 сигналов приоритетного адреса, счетчик 10, цифроаналого 15 вый преобразователь (ЦАП) 11, блок.элементов И 12, регистр 13, реверсивный счетчик 14, элемент И 15, триггер16, второй информационный выход 17устройства.20 Устройство работает следующим образом,На суммирующий вход реверсивногосчетчика 14, управляющего старшимиразрядами ЦАП 11, блок 8 подает им 25 пульс. ЦАП 11, "преобразует образовавшийся код в аналоговую величину, поступающую на вход компараторов 6,сравнивающих эту величину с аналоговыми величинами на входах 1. Если50 какая-либо из входных величин окажется меньше, чем сигнал на выходе ЦАП11, .то соответствующий компараторнаходится в "единичном" состоянии"нулевое" так как сигнал на выходеЦАП 11 равен нулю и оказывается меньше любого входного сигнала), а элемент ИЛИ выработает сигнал, поступающий в блок 8. В этом случае блок 840 Формирует сигнал, поступающий на вычитающий вход реверсивного счетчика14 и на "единичный" вход триггера16.После этого блок 8 Формирует последовательность импульсов, поступаю 45щих на суммирующий вход счетчика 10,управляющего младшими разрядами ЦАП11. При появлении "единичного"сигнала .на выходе элемента ИЛИ 7 блок 8запрещает выдачу импульсов на входсчетчика 10 и Формирует запрос на уп 50равляющем выходе 4, Одновременно сэтим формирователь 9 формирует насвоих выходах позиционный и двоичныйкоды номера старшего по установленному приоритету компаратора из всехтех, которые находятся в данный момент.в "единичном" состоянии. По сигналу на управляющем выходе 4 во внешнее устройство (на чертеже не показа5 6нется в "нулевом" состоянии, блок 3 формирует еще один импульс, поступающий на суммирующий вход реверсивного счетчика 14. Так продолжается до тех пор, пока после очередного увеличения содержимого реверсивного счетчика 14 на выходе элемента ИЛИ 7 появится "единичный" сигнал, При его появлении вновь выполняется последовательность описанных операций,Если учесть, что величины входных сигналов распределяются по диапазону изменения. входных сигналов неравномерно, то отдельные участки диапазона, на которых не "сработал" ни один компаратор и соответственно сигнал на выходе элемента ИЛИ 7 имел "нуле- вое" знацение, можно проходить с дискретностью реверсивного счетчика 14 и тем самым существенно уменьшить среднее время цикла преобразования и повысить быстродействие устройства."Единичное" состояние любого из триггеров, регистра 13 сохраняется до конца цикла преобразования, цто обеспечивает запоминание в конце каждого такта преобразования результатовпреобразования только по тем входам 1, компараторы которых устанавливаются в "единичное" состояние в данномтакте преобразования.в Число триггеров в регистре 13 равно числу компараторов в блоке 6 и соответственно равно числу входных величин 1. При "срабатывании" соответствующего компаратора после окончания записи результата преобразования (кода, хранящегося в счетчиках 14 и 10)по адресу, выработанному в блоке 9,каждый из триггеров в регистое 13 устанавливается в "единичное" состояние Если все триггеры регистра 13 установлены в "единичное" состояние, очем свидетельствует наличие "единичного" сигнала на выходе элементаИ 15, то это говорит о том, что все входные аналоговые сигналы уже преоб-,разованы в двоичный код и их двоичные эквиваленты хранятся в соответствующих ячейках. памяти во внешнем устройстве.В этом случае блок 8 заканчивает цикл преобразования и вырабатывает сигнал, устанавливающий счетчики 10 и 14,. а также регистр 13 в исходное состояние. Выработка этого сигнала может быть осуществлена и перед началом очередного цикла преобразования. 5 96462но) и по двоичному коду адреса наадресных выходах 2 осуществляется запись кода результата преобразования,поступающего с выходов сцетчиков 10и 14 на выходы 3, 17 устройства. По 5окончании этой операции блок 8 Формирует сигнал, который поступает на вхо- .ды элементов И в блоке 12, Вторыевходы элементов И соединены соответственно с выходами формирователя 9, 10на которых Формируется позиционныйкод адреса входа аналоговых величин,для которого входная аналоговая величина равна аналоговой величине навыходе ЦАП 11. 15Поэтому при наличии сигнала на каком-либо из этих выходов блока формирования сигнала приоритетного адреса 9 происходит установка соответствующего триггера в регистре 13 в 20"единичное" состояние. В силу того,цто сигнал с выходов триггеров регистра 13 поступает на запрещающийвход соответствующего компаратора вблоке 6, он принудительно устанавливается в "нулевое" состояние и удерживается в нем до окончания всего цикла преобразования,Если при этом "единичный" сигнална выходе элемента ИЛИ 7 сохраняется, звчто указывает на наличие "единичного"состояния еще одного или несколькихкомпараторов, то блок 8 вырабатываеточередной сигнал для выдачи информации во внешнее устройство. Такой процесс продолжается до тех пор, покаприсутствует "единичный" сигнал навыходе элемента ИЛИ 7,Когда сигнал на выходе элементаИЛИ 7 становится "нулевым", то естьпринудительно с помощью соответствующего триггера регистра 13 устанавливается в "нулевое" состояние последний из компараторов, сработавших вданном такте преобразования, блок 8Формирует дальнейшую последовательность импульсов, поступающих на суммирующий вход счетчика 10,После "переполнения" счетцика 10на его выходе Формируется сигнал, поступающий на "нулевой" вход триггера16 и устанавливающий его соответственно в "нулевое" состояние.По сигналу триггера 16 блок 8вновь Формирует сигнал, поступающий55на суммирующий вход реверсивного счетчика 14, Если же после увеличениясодержимого реверсивного счетцика 14сигнал на выходе элемента ИЛИ 7 оста7 964625 8В устройстве блок микропрограммно- Выражение для получения выигрыша,го управления 8 выполняет следующие представленного в единицах времени,функции: по сигналу на входе 5 фор- приведено ниже:мирует первый импульс, поступающийна суммирующий вход счетчика 14; при 5 Т(2 -д 2 - д - 2 + 1 + д) асЩналичии "нулевых" сигналов на выходеэлемента ИЛИ 7 и на выходе триггера16 формирует последующие импульсы,поступающие нв суммирующий входсчетчика 14; при налйчии "единичного" 1 фсигнала на выходе элемента ИЛИ 7 и"нулевого" сигнала на выходе триггера 16 формирует импульс, поступающийна вычитающий вход счетчика 10, атакже серию импульсов, поступаЮщих 15на суммирующий вход счетчика 10 и навход блока элементов И 12; при нали"чии "единичного" сигнала на выходеэлемента И 15 формирует импульс, свидетельствующий об окончании преобразования, который поступает одновременно на выход 4 и на входы установки в исходное состояние счетчиков 10и 14, а также регистра 13.Блок 8 может быть реализован на 25основе микропроцессорного набора серии К 580 по стандартным схемам управляющих вычислительных машин.Введение элемента И 15 также обеспечивает сокращение среднего времени 50цикла преобразования за счет болеераннего окончания этого цикла привыполнении преобразования всех входных аналоговых величин и соответственно повышает быстродействие устройства.(ц= 8 16 + 8+16-1 Для 10-разрядного преобразователя время одного цикла в этом случае сокращается примерно в 1,8 раза10, Р- МЬ 3216+32- 1Таким образом, можно говорить об уменьшении среднего времени цикла преобразования для системы, основан ной на 8 (10)-разрядном преобразова теле максимально в 14 (30) раз в зависимости от конкретности распределения уровней входных сигналов по диапазону их изменения и внутри под диапазонов, что подтвержпает полезный эффект изобретения. ормула изобретения Если обозначить разрядность кода результата преобразования (двоичного эквивалента входных аналоговых вели чин) и, разрядность счетчика - е, разрядность реверсивного счетчикапричем в += и, число квантов, образуемых реверсивным счетчиком, в котором должны считываться. двоичные 45 эквиваленты входных аналоговых величин д., число оставшихся квантов, образуемых реверсивным счетчиком после того, как закончено преобразование всех входных аналоговых величин (считаны все их двоичные эквиваленты) д, то выражение для кратности выигрыша во времени в предлагаемом преобразователе по сравнению с известным можно представить в виде 55 где Т - время одного такта в преобразователе.Если принять, например, разрядность счетчика и реверсивного счетчика равной друг другу, то при входных аналоговых величинах, не превышающих значение, эквивалентное младшему разряду реверсивного счетчика (одному кванту) для 8-разрядного преобразователя, время одного цикла преобразования сокращается примерно в 14 раз г Я)=4 1 +.1+2 - 1- И Для 10-разрядного преобразователя время одного цикла в этом случае сокращается примерно в 30 раз р(с): 11 +1+2 -1-ЗО .б 5Если же, например значения входных аналоговых величин располагаются таким образом, что их двоичные эквиваленты должны считываться в половине из всех квантов, образуемых реверсивным счетчиком, включая самый старший квант, то для 8-разрядного преобразователя время одного цикла преобразования сокращается примерно в 1,7 разаВ2 ФД+ Устройство для ввода информации,одержащее регистр, цифроаналоговыйпреобразователь, счетчик, формирователь сигналов приоритетного адреса,блок элементов И, элемент ИЛИ, блокмикропрограммного управления и блоккомпараторов, первый, второй и третий входы и выход которого соединенысоответственно с входными информационными шинами устройства, с выходом оегистра, с выходом цифроаналоговогопреобразователя, с входомэлементаИЛИ, с входом формирователя сигналовприоритетного адреса, первый выходкоторого является адресным выходомустройства, второй выход соединен спервым входом блока элементов И, вто- фрой вход которого соединен с первымвыходом блока микропрограммного управления и с первым входом счетчика,выход блока элементов И соединен спервым входом регистра, второй вход 20которого соединен с вторым входомсчетчика и вторым выходом блока микропрограммного управления, первыйвход которого подключен к выходу элемента ИЛИ, второй вход и выход которого являются управляющим входом ивыходом устройства соответственно, авыходы счетчика соединены с первымвходом цифроаналогового преобразова"теля и является первым информацион- Зр ным выходом устройства, о т л и ч аю щ е е с я тем, что, с целью увеличения быстродействия устройства, внего введены элемент И, триггер иреверсивный счетчик, первый, второйи третий входыкоторого соединенысоответственно с вторым, третьим ичетвертым выходами блока микропрограммного управления, а выходы соединеныс вторым входом цифроаналогового преобразователя и является вторым информационным выходом устройства, третийвыход блока микропрограммного управления- соединен с единичным входомтриггера, нулевой вход и выход которого соединены соответственно с вторым выходом счетчика и о вторым входом блока микропрограммного управления, третий вход которого соединен свыходом элемента И, входы которогоподключены к выходам регистра. Источники информации,принятые во внимание при экспертизеГитис Э. И. Преобразователи информации для электронных цифровых вы-,числительных устройств. 1975, с, 428.2. Авторское свидетельство СССРН 450157, кл. О 06 Р 3/05, 1973/ Филиал ППП "Патент", г. Ужгород,роектная Тираж 731 ВНИПИ Государств по делам изобре 113035, Москва, ЖПодписноенного комитета СССРений и.открытийРаушская наб., д.