Преобразователь временных интервалов в код

и к адрес и вывода СССР 972, 0 т979,леств3/20,ство3/20,ом элементаодключен кка приоритет а ль разрешения з счетньы входоединен с перым выходом блока у ени втой т рого сое ны соответствен управляющим входом ммутатора, пе ляющим входом доп ительо б ока а И емен выход кот му управля о блока п адресов с араго подк щему входу мяти и счет до 1 лнит елька блока Преоб а ю щ оду итывани аэователи й с я а п й л ажд тем р что содержит кан рео зовани ри ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТ 21) 3236225/18- 122) 12,01. 81Йб) 30.05.86, Бюл,(54)(57) 1. ПРЕОБРАЗОВАТЕЛЬ ВРГ;"ЕННЫХ ИНТЕРВАЛОВ В КОД, содержашийидентичные каналы преобразованияпо количеству одновременно преобразуемых временных интервалов, генератор импульсов, выход которого подключен к первому входу каждого канала преобразования и к входу счетного блока, блок управления,входькоторого соединены с первыми выходами каждого канала преобразования,а первый выход - с вторым входомкаждого канал преобразования, блокпамяти, выходы которого поразрядносоединены с первой группой входоввычислителя, выходы которого поразрядно соединены с входами блока вывода результата, о т л и ч а ю щ и йс я тем, что, с целью расширенияфункциональных возможностей устройства в него введены гополнительньлблок памяти, блок приоритета, блокадресов считывания, блок адресовзаписи, коммутатор, блок сравнениякодов и элементы И, ИЛИ, причем первые выходь каждого канала греобразования через первую группу вхсгов дополнительного блока памяти соединеныс вхолами блока приоритета, выходыкоторс го подключены к первой группе 031/50 0 Оц Р 1/ входов блока элементов Иным входам блоков памятиреультата, а вторые выходы каналовпреобразования через вторую группувходов дополнительного блока памятиполк;1 ючены к второй группе входовблока элементов Ивыходы которсгочерез элемент ИЛИ подключен к управляющему входу блока памяти, выходысчетного блока через третью группу:холов дополнительного блока памятисое инены с инФормацион)ыми входамиблока памяти и второй группой входоввычислителя, а выходы блока адресовзаписи поразрядно соединены с первыми группами входов блока сравнениякодов и коммутатора, вторые группывходов которого поразрядно соединеньс выходами блока адресов считывания,причем выход блока сравнения кодов соединен с первым вход второй вход которого и тактирующему входу бло и выходу генератора им третий вход - к выходу писи блока приоритета, блока адресов записи с четвертыи выходы кот яти и четвертым входз гс С гер основной памяти, триггер дополнительной памяти, сумматор по модулюдва и элемент И, причем прямой выходтриггера основной памяти подключенк первому входу сумматора по модулюдва и к информационному входу тригера дополнительной памяти, синхрон 1 зируюций Вход которого является Вторым входом канала преобпаэонания, двыход соединен с вторым Взодом сумматора по модулю дня выхсд которого подключен к первому вход;. элемента И,В0 ЗЗ Й Б Х О,К 0 Т 0 Р 0 О С С ЕИ Ч сС И Ч -НЕР НЫМ ВЫХОДОМ РИГРЕРа ОСНОВНОЙ ПЯмяти, ньКодь Сумма 1 Рря;ИОГулю ПВЯи лементя И являюГся с 0 зтвстотен -но первым и Втозьм нььходдр яд 1 ляи,)еобрдзондния, синхрОниэи;.уюгий Вхсд триггер:. снонной сдмягч п:ет я перВьм ВхоОм кЯнс"д ппеобздРния д первый и нтгройвходы триг ерд ОснонИОЙ памяти - нхс)дями стойстнд .Изобретение относится к обдаст: вычислительной техники и может быть использовано В измерительных устройствах, в устройствах антсматкиконтроля и вычислительных устройствах.Известен преобразователь Временных интервалов В код .т нескольких источников, применение которого возможно только В случае, если начала временных интервалов совпадают, Н - достатк.зм его является узкие функциональные воэможности.Наиболее блиэксе к изобретению техническое решение - преобразователь временных интервалов в код, содержапий В каждом к;нале триггер Оспоннои памяти, триггер дополнительной памяти, сумматор по модулю дна, элемент И, а В групповой:асти генератор им- зО пульсов, счетчик, блок управления, блок памяти, вычислитель, блок Вывода результатов преоораэования.Недостатком известного преобрдзонателя является то, что он не поз валяет производить преобразондние последовательности нременньх итервдлов непрерывно н кяжд 1 зм канале. Этэ объясняется тем, что повтороное преобразование временного инт, рнялд в код н любом канале Возможно лишь изсле окончания преобразования Временных интервалов по всем каналам и Выдачи результатов.Следовательно, этот преобразонаЗр тель не позволяет преобразовыватьв код последовательность Временньх интервалов непрерывно, чтс сужает функциональные возможности известного устройства. Цель изобретения - рясширс.ние фУНКЦИОНДЛЬНЫХ ВЭ МОжссстЕй ПР О ЗРа э знятеля.1,еь достигается тем, то в и,",еОбраэовятсль гременньз ИнтерЯз онн код, содерждлий идентичнье каналы прсобраЗОнссн. с 1 оличестн ( 11 Взе .ЕсО 1 ЗЕ 001 Зс,Э "ЕЛЬВ; ЧЕЕ 1 НЫХ ИНТ 1 "ня;0 з Генератср имуь, ОВВьз.о котороо: одключеь к перьому входу кяждогс канала пробразования и:". Входу счетного блока, блок управления, входы которого соединены с первыми Выходами каждо.о канала пре,збрд;с;ва- НИЯ, Я ПЕР НЫй НЫХОД - С В сОРЬМ ВРО Дом каждого кс нала п 1 зеоб,здэ онаиблок памяти, вьходы которсгз поразрядно соединены с первойруппой вр:сдовВИСЗИТЕЛЯ ВЬБОДЫ КО "ОР 010 ПОРЯ 3 рядно соединснь. с входами блока ВыВодя результатаВнеде ны допол 1;ительные блок памяти, блок приоритега,бзк адресов сч 11 тыБЯния блок адресОВдп с омм", ор Олк,.,з в ениякодОВ;1 элементы И ИЧ. пер 13 ые ВьхОды ";яждого кдеялс преобрсаснаргид1 ереэ пезнрю группу нходсв Д 1 з 0;ня- ЕЛЬ 01 С бЛОКД ПЯМЯ И С ОЕДнгЕ 1 Ы С хо;.Ями блока изиозитетд, Вьход ко, 3 Го под 1 счюч сны к первой Г ру.:е Входон б;Оса элементов И и к ддре- ым Входам б;10 коэ ЛЯмзти и ВыБОДЯ результата, а торые выходы каналовреобрдэондния через вторую группу еходон дополнительного блока памя"иПогККТЕНЫ С НСЗРОй ГРУП 1 Е НХОДСВ блока .иеретон И Выходы которогс через элемен Е .И подключен к упрднляюШему Входу б;окд памяти, ньВс с.е т и О0 б л 0 к дс р е э т р е т ь юри и рвх. дов попонител.оп б ка памяти соединены с информацииными входами блока памяти и второй группой входов вычислителя, выходы блока адресн записи поразряд соединены с пер 5 выми группами входов блс ка сравнения кодов и коммутатора, вторые группы входов которых поразрядно соединены с выходами блока адресов считывания, выход блока сравнения кодов10 соединен с первым входом элемента И, второй вход которого подключен к тактирующему входу блока приоритета и выходу генератора импульсов, а третий вход - к выходу разрешения запи си блока приоритета, счетный вход блока адресов записи соединен с первым выходом блока управления, второй третий и четвертый выходы которого соединены соответственно с управляющим входом коммутатора, первым управляющим входом дополнительного блока памяти и четвертым входом элемента И, выход которого подключен к второму управляющему входу дополнительного блока памяти и счетному входу блока адресов считывания, причем каждый канал преобразования содержит триггер основной памяти, триггер дополнительной памяти, сумматор 30 по модулю два и элемент И, прямой выход триггера основной памяти подключен к первому входу сумматора по модулю два и к информационному входу триггера дополнительной памяти, син- З 5 хронизирующий вход которого является вторым входом канала преобразования, выход соединен с вторым входом сумматора по модулю два, выход которого подключен к первому входу элемента И, второй вход которого соединен с инверсным выходом триггера основной памяти, выходы сумматора по модулю два и элемента И являются соответственно первым и вторым выходами канала преобразования, синхронизируюший вход триггера основной памяти является первым входом каналапреобразования, а первый и второйвходы тригера ОсновноЙ памяти Вхо 5 Одами устройства,На чертеже приведена структурнаясхема преобразователя,Преобразователь содержит входнуючасть, разбитую на несколько независимых каналов (по числу одновременно греобразуемых временных интервалов) и групповую часть. Каналы преобразнация содержат триггеры 1 - 11 в основной памяти, трггеры 2-12 - г 1 дополните:ънОЙ памяти сумматоры 3 - 1 - 3- по модулю два, элементы4 - 1 - 4 - 1 И,В групповую часть преобразователя входят генератор 5 импульсов,счетньп блок б, блок 7 управления,дополнительный блок 8 памят;, блок9 приоритета, блок 10 адресов записи, коммутатор 1 и блок 12 сравнения кодов, блок 13 адресов считывания, элемент 14 И, блок 15 элементовИ, элемент 1 б ИЛИ, блок 17 памяти,вычислитель 18, блок 19 вывода результатов.Преобразователь временных интервалов в код работает следующим образом.В исходном состоянии сигналы навходах триггеров 1 - 1 - 1 в 1 основнойпамяти отсутствуют, поэтому на выходах триггеров 2-1 - 2- сумматоров3-1 - 3-ь по модулю два элементов4-1 - 4- И присутствует низкий уровень напряжения, Счетный блок б циклически считает импульсы генератора 5. Код на выходе блока О адресов записи совпадает с кодом на выходе блока 13 адресов считывания, поэтому низкий уровень напряжения на выходе блока 12 сравнения кодов блокирует элемент 14 И, причем высокий уровень напряжения на выходе разрешения записи блока 9 приоритета и на четвертом выходе блока 7 управления подготавливают элемент 14 Ик пропусканию сигнала считывания на управляющий вход дополнительного блока 8 памяти. При этом сигналы на других выходах блока 9 приоритета и остальных выходах блока 7 управления отсутствуют, Выходы блока 10адресов считывания через коммутатор подключены к адресным входам дополнительного блока 8 памяти.Пусть на вход одного из триггеров 1 - 1 - 1 восновной памяти, например, первого канала преобразования поступил сигнал, соответствующий началу временного интервала в этом канале. По приходе импульса с генератора 5 этот сигнал фиксируется в триггере 1-1 основной памяти вызывая появление высокого уровня напряжения на выходе сумматора 3-1 по модулю два, который поступает на соответствующий вход дополнительного блока 8 памяти и на один из входовк этому моменту не поступили новые сигналы ца нходь) триггеров- осцовной памяти), который производит считывание записанной перед этим информации, При этом часть информ ц 1 и содерж, цая пози.,ио 1 цыи од адреса канала преобразовл)ия, переписывается с выхоГньгх г)егистров дополнительного блока памяти в блок 9 приоритета. По Окончании считывания код адреса ьа ныходах блока 3адресов считывания изменяется на сле= дующий и вновь совпадает с кодом адреса на выходах блока лчресов записи. Поэтому низкий уровень напряжения на выходе блока 12 сравнения кодов блокирует элемент 14 И. При 50 блокауиганения. По з)тому сигналу бл)кУпрлвле ция ньрлбатывает цасвоих вь)ходх упрлвлян)щие сигнлль).Уцрлц:ющий сиглл с второго в)хода блока управления, поступая на коммутатор 11, произнсдит подключениевыхода блока 1 О адресон злТисиадресным входам дополнительного блокас.8 памяти, Одновременно сигнал с чет - ьертого выхода блокауправления Олскирует элемент 14 И, Управляющий сигнл: с третьего выхода блокауправления производит запись в дополите:ьньй блок 8) памят)и ицфс)рмлции, состоящей из текущего коп,з со счетого блока б и позиционного кода лд - реса клцала преобра)овация, который образуется путем записи в разряде информации, соответстнующзм выходу сумматора 3-1 по модулю дна, логической "1" Управляющий сигцлл с первого выхода блокауправления поступает на сицхроцизирующий вход тонг гера 2-1 дополнительной 11,мяти, устц )В.)ивля е. 0 ) 1 в ).,1 )ультлт(.чего цл выходе сумма"г)ра 1-1 по мо -1 упп два пся в)я е тс г Низ к И 11 урОне ц;: Напрже ия, Блокупг)авлепия воз)г)л-. щается н исходное сос)ояние, Управ- ")О лгю 1 В) ипулг с с перво. о цьгходл б г 1 окаУ 11 рлвления также пос"уплет н; счетць:й вход блока 1 С адресов записи изменяя ксг адреса ца его Бьхс - де цл с 1 ег)ующий, При этом нл вь)ходе блока 2 сс,)вения ко 103 ПОЯвляетсявысокии уровень наг;ряжения, подготавливая элемент 1 И к грспускацию следуювего импульса с генсратора )импульсов нл управляющий вход дополнительного бггока 8 памяти (еслиту ил е и и я с 1 Рд ующе г О ии у:) ь с л с 1 Р ц е г)атора з импульсон на вход тк гиг)овация блока 9 приоритета сигнал нл Рго выходе сбрасывается ла )зьходе разрешения записи появляется высокий уровень напряжения, подготлвливлющий элемент ,И к формированию следующего импульса считывания Таким образом произошел процесс оцифровки цачала нремеццого итерна;л в первом канале преобразования и запись этого значения н блок памяти, Лцл.Оги но происходит процесс огфровки приходящих сигцллов о началеБременого интервала по любому другсму каналу,1 срь Б апре гец цн 1 йвремени ца дру: ой вход триггерцой памяти, например, первогопреоб)разования поступит сигнал м,омента Ос НО 1 к аала сб оконанин временного интервала. Сче) оцовцой редцым импульсом с генератораф;ксируется Б триг е;)Р 1 - 1 Осн П 11,Я ТИ, )ТО НЫЗ ЫВЛ ЕТ 1 ОЯВЛР НИЕ НЛ его прямом выходе низкого, а на инверсном - высокого урс вней нлпряжеция, в результате чего ца выходахсумма гора 3-1 и элемента 4-1 И повнятся высокие уровни цапг)яжеция, БлокУправления вырабатывает очередную сеию чпРлвлЯЮЩих импУльсов) Б Ре зультлте чего в дополнительный блок 8 и;)мяти будет загисана информациясодержащая текущий код со счетного :Пока 6, позиционны)1 код первого канала 1 реобразсвлниЯ и второй г 1 озицн нный код перного канала преобразования, который образуется при за":иси)о) и )есг,о) в разря:; иг)форма.,и с с тнетс твующий выходу эдеметл ) - 1) И, и который хлракте)изует то, что в первом канале преобразования посту)гл сиглл конца нременцсгс иц"ерБала. Когда г;роизойде-. Считывание этой ицформацпи (адрес на выходе блока адресог) считывания будет соответствовать адресу, по которому была про= изведеца запись этой ц,формации На с т)иРнии и."П)л ес 1 с Р НР рл 1)р)а Вхоп такт 1 рОБ)1 ил б 10 л ) про;:)1гет,) ца его выходе фор ируется си) цал,поступлющии 1 а адрес 1)й 1 хо;1 глоклми значсниями с учетом начальногасостояния счетного блока 6 (Оцифрованное зчачение начала временна;О интервала), которое определяет код, соответствующий данному временаму интервалу, С выходов вычислителя 18 кад записывается в блок 19 вывода результата. Аналаги 1 на происходит преобразование в кад временного интервала при поступлении сигнала аб окончании временного интервала в любом другом ка:але преобразования.В случае, если однсвременно на входы одних триггеров основной памя 30 ти поступят сигналы, соатве ствуюОе началу временного интервала вэтих каналах преобразования, авходы других триггеров оснаьнай памяти сигналы, саатветствуюпце каппамвременных интервалов в этих каналах 45преобразования, то рабата устройстваотличается 1 ишь тем, чта блан приоритета будет поочередно выдавать позиционные коды адресов каналов преобразования, па которым пришли сигналы, после каждого импульса, поступающего на тактирующий егс вход.При этом в зависимости ат тога, ссатветстьу,ст э;и сигналы началу ли концу временного интервала, чтс спредеЛЯЕТСЯ ПО ВТОРОМУ ПОЗИЦИОНОМУ КОДУ адреса впала, будет производиться пиба запись Оцфрованнага значения ВЬХОДНЪЕ РЕ ГИС ТРЫ ДОПО/1 ТЕЛЬНОГО блока 8 памяти, позиционный код адреса канала записывается в блок 9 приоритета а второй позиционный адрес канала преобразования падается на 5 первую группу входов блока 15 элементов И, Па приходе следующего импульса с генератора 5 импульсов на вход тактиравания блока 9 приоритета наО ега первом выходе появляется сигнал, который поступает на адресные входы блоков 11, 19 памяти и выдачи результата и одновременно через блок 15 элементов И на управляющий вход блока 17 памяти производя считывание из нега оцифрованного значения начала временного интервала, которое подается на входы вычислителя 18, На другие входы вычислителя 18 падается код счетнОго блока 6 с выходных регистров дополнительного блока 8 памяти (оцифрованное значение конца временного интервала). Вычислитель 18 определяет число промежуточныхг, 25 состояний счетного блока о между этиначала временнага интервала в блок 11 памяти, либо вычисление кода преобразования и запись его в блок 19 вывада результата,Если ва время выполнения этих операций поступят новые сигналы начала нли конца временных интервалов, то информация об этом будет записываться в дополнительный блок 8 памяти впорядке поступления этих сигналов.Сбрабатка накопленной информации будет производиться аналогично описанНОМУТаким образом, дополнительный блок 8 памяти, блоки 10, 13 адресов записи и считывания, коммутатор 11 используются для приема информации о поступивших сигналах в виде последовательных слов, содержащих текущий код со счетного блока 6 в момент пост тупления сигнала, позиционный код каналов преобразования, по которым поступили сигналы и второй позиционный1кад канала преобразования, по которому поступил сигнал, соответствующий каипу временного интервала, с последующим их считыванием в порядке пос,.упления, но с другой скоростью. Благсдаря этому, если на входы каких-либо качалов преобразования будут поступать последовательности вреыенных интервалов, то преобразователь последовательно, в порядке их поступления пре.образует их в кад и запишет в блок 19 вывода ре.зультата,Па окончании поступления на входы ".рнггерав основной памяти сигналови после выдачи из дополнительного блока 8 памяти накопленной информации ,код адреса на выходе блока 10 адресов записи совпадает с кодом адреса на выходе блока 13 адресов считывания, при этом низкий уровень напря" жения на выходе блока 12 сравнения кодов блокирует элемент 14 И, запрещая дальнейшее считывание из него) и выдачи всех позиционных кодов адресов иэ блока 9 приоритета (высокий уровень напряжения на его выходе разрешения записи) преобразователь временных интервалов в код возвращается в исходное состояние.Предлагаемый преобразователь временных интервалов в код, выполняя функции известнога устройства, и, кроме того, за счет организации непрерьвной обработки поступающей информации а поступающих сигналах при1Составитель Н, Плетневрькова 1 ехр ед О, Гортв ай Редакт П Рошк орр аказ 2996/3ВНИИПИ ира осударствее )ам изоб ете ого комитета ий н открыти Раушская наб поНЖ,оскна рлизвопстненно - полиграфическое )редприятие, Г, Ужгород чл, Поектнан помощи допопнительного блока 8 помяв ти, который накапливает поступающуюинформацию во время обработки ранеепоступившей позволяет преобразоватьв код последовательности эременныхитервапов,поступающие по.)юбому каналу преобразования,что расгяряет функ)щональные воэможности преобразователя. Описанный преобразователь временнь)х интервалов в кол может быть применен в системах постоянного контро:)я работы различных устройств и в системах измерения для непрерывного преобразования последовательностей временных интервалов в код от нескольких источников,