Устройство для контроля цифровых узлов

(72) Авто зобретевя иле Заявят 54) УСТРОЙСТВО ДЛЯ КОНТРОУЗЛОВ ОВЫХ на не леИзобретение относится к вычислительной технике и может быть использовано для контроля цифровых уз лов, а также интегральных микросхемИзвестно устройство .для контроля цифровых блоков, содержащее блок вв да, блок памяти, коммутатор, блок сравнения, блок управления, причем первый и второй выходы блока ввода соединены соответствеНно с первыми входами блока памяти и блока управ пенияНедостатком известного устройств является невозможность обнаружения всех ошибок.Наиболее близким к предлагаемому по технической сущности является устройство для контроля цифровых у лов, содержащее блок ввода, блок па мяти, коммутатор, блок сравнения, блок индикации, блок управления, Первый выход блока ввода соединен с блоком памяти, выход которого подключен к первому входу блока сравне ния и первому входу коммутатора,выходами соединенного с внешнимиконтактами контролируемого узла,второй вход коммутатора соединен свыходом регистра настройки, Второйвыход блока ввода соединен с входомблока. управления, выходы которогоподключены соответственно к управля,;щим входамблока ввода, блока памяти, регистра настройки и блока индикации, соединенного с выходом блокасравнения 2.Такое устройство не позволяетконтролировать правильность работыблока сравнения в процессе проверкиконтролируемого узла.Цель изобретения - повышение дос"товерности работы устройства,Поставленная цель достигаетсятем, что в устройство, содержащееблок ввода, блок памяти, регистрстройки, коммутатор, блок сравния, блок индикации, блок управния, причем первый выход блока25 35 ввода подключен к первым входам блока памяти и регистра настройки, второй вход которого подключен к первому выходу блока управления, первыйвход которого подключен к второмувыходу блока ввода, вход которогоподключен к второму выходу блока управления, третий выход которого подключен к второму входу блока памяти,выход которого подключен к первомувходу коммутатора, второй вход которого подключен к выходу регистра настройки, третий вход и выход коммутатора подключены соответственно квыходу-входу контролируемого объекта, четвертый выход блока управления подключен к первому входу блокаиндикации, введены два элемента ИЛИ,элемент запрета, блок разрешения выдачи тестов, содержащий четыре элемента И, два элемента НЕ, дваЗК-триггера, формирователь стробов,причем входы первого элемента И подключены соответственно к выходу блока сравнения и к первому входу элемента. запрета, второй вход которогоподключен к выходу второго. элементаИ, первый вход которого подключенк пятому выходу блока управления,к входу формирователя стробов и кк-входам первого и второго 1 К-триггеров, К, Ср 1-входы первого триггера объединены и подключены к выходу первого элемента НЕ, К, Ср,,1-входы второго триггера объединеныи подключены к выходу второго элемента НЕ, входы первого и второгоэлементов НЕ подключены соответственно к выходам третьего и четвертого элементов И, первые входы которых объединены и подключены к выходу первого элемента И, вторые входытретьего и четвертого элементов Иподключены соответственно к первому и второму выходам формирователястробов, первый выход которого соединен с первым входом первого элемента ИЛИ, а второй выход - с первым входом второго элемента ИЛИ,выходы первого и второго 1 К-триггеров подключены соответственно квторому и третьему входам второгоэлемента И и к второму входу блокауправления, кроме того, второй входпервого элемента ИЛИ подключен квыходу блока памяти, а выход - кпервому входу блока сравнения, второй вход которого подключен к выходу второго элемента ИЛИ, второй вход которого подключен к выходам коммутатора и контролируемого объекта,выход элемента запрета подключен квторому входу блока индикации.На фиг. 1 дана блок-схема устройства; на фиг. 2 - блок-схемаблока разрешения выдачи тестов;на фиг, 3 - диаграмма, поясняющаяработу диспетчера стимулов,Устройство содержит блок 1 ввода,блок 2 памяти, регистр 3 настройки, коммутатор ч, блок 5 сравнения,блок 6 индикации, блок 7 управления, контролируемый узел 8, блок 9разрешения выдачи тестов, элементыИЛИ 10 и 11, элемент 12 запрета,Блок 9 разрешения выдачи тестовсодержит элементы И 13- 15, элементыНЕ 16 и 17, 1 К-триггеры 18 и 19,элемент И 20, формирователь 21 стробов; блокировки теста 22, стробпервый 23, строб второй 2 ч, блокировка строба 25, блокировка индикации 26, АВОСТ 1-27 (АВОСТ 2), блокировка строба 28, АВОСТ 1-29, бло-.кировка индикации 30, позиции с25-27 характеризует исправную работу блока 5, позиции 28-30 характеризуют неисправную работу блока 5,Первый вход блока 1 ввода соединен с входом блока 2 памяти и регистра 3 настройки, Выход регистра 3 настройки соединен с вторым входом коммутатора , первый вход которого соединен с выходом блока 2 памяти и с первым входом блока 5 сравнения. Выход коммутатора 4 соединен с внешними контактами контролируемого узла 8 и через элемент ИЛИ 11 с вторым входом блока 5 сравнения, выход которого через элемент 12 запрета соединен с входом блока 6 индикации. Второй выход блока 1 ввода соединен с входом блока 7 управления, выходы которого подключены соответственно к управляющим входам блока 1 ввода, блока 2 памяти, регистра 3 настройки блока 6 индикации. Дополнительный выход блока 7 уйравления соединен с первым входом блока 9 разрешения выдачи тестов, второй вход которого соединен с выходом блока 5 сравнения. Первый управляющий выход блока 9 разрешения выдачи тестов соединен с дополнительным входом блока 7 управления, второй управляющий выход с запретным входом элемента 12 запрета, первый стимулирующий выход через93297 5элемент ИЛИ 10 с первым входом блока 5 сравнения, второй стимулирующий выход через элемент ИЛИ 11 с вторым входом блока 5 сравнения.Блок 1 ввода предназначен для ввода с перфоленты тестовой информации, информации о входных (выходных)контактах и командной информации. Блок 2 памяти предназначен для хранения и выдачи тестовой информации, регистр 3 настройки - для управления коммутатором 1. Коммутатор ч передает сигналы на входы контролируемого узла. Блок 5 предназначен для сравнения кодов эталонов и стимулов с сигналами на внешних контактах контролируемого узла 8, а так же для сравнения стимулирующих стробов между собой, поступающих иэ блока 9 разрешения выдачи тестов. Блок 6 индикации предназначен для индикации результатов контроля и при несоответствии кодов - индикации номера теста и номера контакта, на котором обнаружено несравнение. Блок 7 управления организует работу всех блоков устройства, т.е. управляет записью информации из блока 1 ввода в блок 2 памяти и регистр 3 настройки, управляет работой блока 6 индикации, блока 9 разрешения выдачи тестов и осуществляет управление однократным и циклическим режимами работы. Блок 9 разрешения выдачи тестов разрешает выдачу тестов в контролируемый узел 8 по положительным результатам контроля блока 5 сравнения по стимулирующим стробам.Контроль осуществляется с помощью тестов, включающих в себя стимулы и эталоны. Стимулы - совокупность сигналов, одновременно подаваемых на входные контакты, эталоны - совокупность сигналов, которые должны появиться на выходных контактах исправного узла при подаче на его вход стимулов,Устройство работает следующимобразом.По сигналам управления с блока7 командная информация иэ блока1 ввода поступает в блок управленияи включает команды "Начало", "Запись 1", "Запись 2", "Блокировкатеста", "Проверка", "Конец",По команде "Начало" все блокиустройства устанавливаются в исходное состояние,По команде "Запись 1" в регистр3 настройки записывается информацияо входных контактах проверяемого уэла 8.По команде "Запись 2" тестоваяинформация записывается в блок 2 памяти.По команде "Блокировка теста"начинает работать блок 9 разрешениявыдачи тестов (фиг. 2), В пределахдлительности команды "Блокировкатестан (фиг, 3) формирователь 21стробов формирует стимулирующиестробы (стр, 1., стр, 2). Стр. 1(стр, 2) через элемент ИЛИ 10 (11)поступает на первые (вторые) входыбпока 5 сравнения, который вырабатывает сигналы несравнения. Сигналынесравнения поступают на входы эле мента И 13. Элемент И 13 Формируетсигнал "Блокировка строба", блокирующий запуск 1 К-триггеров 18 и ф 19по стр, 1 (стр. 2) через элементИ 1 М (15) и элемент НЕ 16 (17).2 Одновременно команда "Блокировкатеста" поступает на вход элементаИ 20, который формирует команду"Блокировка индикации", блокирующуюпрохождение сигналов несравнения зе с выхода блока 5 сравнения черезэлемент 12 запрета в блок 6 индикации и останов устройсва по неисправности.По команде "Проверка" начинаетсясчитывание информации иэ блока 2памяти. Считанный тест поступаетна первые входы коммутатора ч, который выделяет стимулы иэ теста и подает их на входы контролируемогоузла 8. Работой коммутатора ч управляет регистр 3 настройки, в котором хранится информация о входныхконтактах контролируемого узла 8.Одновременно тест поступает и на 43 первые входы блока 5 сравнения черезэлемент ИЛИ 10. Стимулы, выделенныекоммутатором 1 из теста, поступаютна входы контоолируемого узла 8,а затем вместе с сигкалоч последнего поступают на вторые входы блокасравнения 5 через элемент ИЛИ 1.В однократном режиме работы тест:;на вход контролируемого уэпа 8 подаются однократно и по команде "Ко 1нец иэ блока 6 индикации ФИксиРУ" ется реэуль 1 ат контроля.В случае, если во время прохождения команды "Блокировка теста" не сформируется по какому-либо выходублока 5 сравнения сигнал несравнения,блокировка 3 К-триггеров 18 и 19 постр, 1 (стр, 2) сигналом "Блокировка строба" снимается. Двойные3 К-триггеры 18 и 19 формируют коианду аварийного останова устройстваАВОСТ 1 (АВОСТ 2), которая поступаетна дополнительный вход блока 7 управления и на вход элемента И 19 дляблокировки формирования команды."Блокировка индикации". В блоке 6индикации отражаются результаты контроля блока 5 сравнения номера исправных выходов блока 5 сравнения,АВОСТ 1 (АВОСТ 2), номер теста). ИОтсутствие индикации выхода блока 5означает его неисправность.В случае, если во время прохождения команды "Проверка" происходитнесравнение каких-либо сигналов в щблоке 5 сравнения, происходит оста- нов устройства, и в блоке 6 индикации отражается номер теста, в котором обнаружено несоответствие, и номер контакта контролируемого узла 2 з8, на котором происходит несравнение.В циклическом режиме работы любаягруппа. тестов циклически подаетсяна,входы контролируемого узла, чтопозволяет вести поиск неисправностей.ЗвПредлагаемое устройство, по срав".нению с известным, с вводом блокаразрешения выдачи тестов позволяет контролировать правильность формиро" вания сигналов несравнения блоком сравнения в процессе проверки контролируемого узла. В результате повышается достоверность контроля, чтоособенно важно для проверки узлов,имеющих много внешних контактов.Формула изобретенияУстройстводля контроля цифровых узлов, содержащее блок ввода, блок памяти, регистр настройки, коммутатор, блок сравнения, блок йндикации,блок управления, причем первый выход, блока ввода подключен к первым входам блока памяти и регистра настройки, второй вход которого подключен к первому выходу блока управления,Ю первый вход которого подключен к вто. рому выходу блока. ввода, вход которого подключен к второму выходу блока управления, третий выход которого подключен к второму входу блока памяти, выход которого подключен к первому входу коммутатора, второй вход которого подключен к выходу регистра настройки, третий вход и выход коммутатора подключены4соответственно к выходу-входу контролируемого объекта, четвертый выход блока управления подключен к первому входу блока индикации, о т л и ч а - ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены два элемента ИЛИ, элемент запрета, блок разрешения выдачи тестов, содержащий четыре элемента И, два элемента НЕ, два ЗК-триггера, формирователь стробов, причем входы первого элемента И подключены соответственно к выходу блока сравнения и к первому входу элемента запрета, второй вход которого подключен к выходу второго элемента И, первый вход которого подключен к пятому выходу блока управления, к входу формирователя стробов и к В-входам первого и второго ЗК-триггеров, К, Сг .1-входц первого триггера объединены и подключены к выходу первого элемента НЕ, К, Ср, 3-входы второго триггера объединены и подключены к выходу второго элемента НЕ, входы первого и второго элементов НЕ подключены соответственно к выходам третьего и четвертого элементов И, первые входы которых объединены и подключены к выходу первого элемента И, вторые входы третьего и четвертого элементов И подключены соответственно к первому и второму выходам формирователя стробов, первый выход которого соединен с первым входом первого элемента ИЛИ, а второй выход - а первым входом второго элемента ИЛИ, выходы первого и второго 3 К-триггеров подключены соответственно к второму и третьему входам второго элемента И и к второмувходу блока управления, кроме того, второй вход первого элемента ИЛИ подключен к выходу блока" памяти, а выход - к первому входу блока сравнения, второй вход которого подключен к выходу второго эЛемента ИЛИ, второй вход которого подключен к выходам коммутатора и контролируемого объекта, выход элемента запрета подключен к второму входу блока индикации.Источники информации,принятые во внимание при экспертизеАвторское свидетельство СССРь 607218, кл. С 06 Г 11/00, 1978.2. Авторское свидетельство СССРМ 498619 кл. С 06 Г 11/00, 1976Составитель А. Зиньковап Техред М. Рейвес Кор ор С, Шекмаое дактор Е. Па одписн Тираж 732дарственного кизобретений иква, Ж, Рау митета открыт кая 1 П "Патент", г. Ужгород,Проектная ил акад 3755%9 ВНИИПЦ Го по дел 113035, И