Устройство для программного управления

(1;6 Союз Соевтскых Соцыалыстыческых Республык) М, Кл , 0519/О соединением заявк кударстзенньй ивето СССР а делам юзебретеею я етхритхй3) Приорит Опубликовано 25.02.79 БюллетеньДата опубликования описания 28 02 7(72) Авторы изобретен 10, Н. Камынин, А. М. К Конотопский ордена .Трудового Красного Зцам электромеханический завод "Красный мегалли(54) Я ПРОГРАММНОГО ВЛЕНИЯ андной правлевый блок задержки, первый элемент НЕ,блок контроля, первый элемент ИЛИ,узел блокировки, блок задания программы, выход которого соединен с входомпервого блока задержкй н с первыми вхо дами блока памяти выходных переменных,вторые входы которого подключены к выходу,второго элемента ИЛИ, входы которого соединены с выходами блоков памяти промежуточных переменных, первые входы которых соединены с выходом первого блока задержки, а вторые входы - один непосредственно, а другой через второйэлемент НЕ подключены к одному из входов блока контроля и к выходу третьего 5элемента ИЛИ, входы которого соединенены с соответствующими выходами блока памяти входных переменных, первыевходы которого подключены к выходу первого блока,.задержки, а вторые входык выходу логического блока, первый входкоторого соединен с выходом второгоблока задержки вход которого подключен к первому выходу блока памяти выоб Наиболее близким ической сущности для программного ее последователь нию по устройсг- содерные перявляетсяуправлени но соедин Изобретение относится к комаппаратуре дискретных систем уния, работающих по программе.Известны устройства, . которые содержат блок вывода, программный блок, блом ввода, подключенный к приемникам входных переменных, выходы которых через блок ИЛИ-НЕ, два приемника промежуточных переменных и блок ИЛИ соединены с входами приемников выходных переменныл, вторые входы которых соединены с выходом программного блока, а выходы с блоками вывода, блоком памяти и блоком задержки, причем выходы блоков задержки и памяти подключены к соответствующим входам блока ввода 1.Однако отсутствие контроля неисправности блоков ввода и блока вывода приводит к ложным срабатываниям и снижает надежность устройства,Н. П. Матвиенко и А. Ю. Жигулевцевмого, а вгорая- инверсного значенияпеременной,Каждая выходная сгрока препназначена для программирования значений переменных 2, Х 1, Х, ХПромежугочиые строки И я ИЛИпредназначеныдля насгройкн выхода сблоков 14 и 15 на реализацию операцииконъюнкции или дизъюнкцяи, причем вкаждом столбце программируется выполнение голько одной операции.Каждая дополиигельная сгрока предназначена для программирования дополнигельных переменных Х, х , М ггХ х , настроенных соогвегсгвеннона конгроль блока управления 2, основного блока памяги 3, блока задержки 4н блоков памяти выходных переменных 13,связанных с ними.Каждый сголбец Я -Цтаблицы сосгояний соогвегсгвуег одному из состояний усгройсгва (гакгу его рабогьг) идает возможность программировать значение входных переменных и соогвегсгвующих им значений выходных переменны хфПрограммирование габлнцы состоянийзаключается в образовании в ней гопологии, которая раэрещаег или запрещаетпрохождение сигнала,Рабога усгройсгва заключается и непрерывном перемещении во времени каждого столбца программных габлиц состоянии, записанных в блоке задания программы 11, одновременно по всем программируемым в данном столбце сгрокам.При эгом происходиг сравнение фактического входного слова 7 И 7 3 (/Эщ р)на выходе элеменга ИЛИ - НЕ 5 с программным, заданным в каждом столбцегаблицы сосгояний, Если фактическоевходное слово соогвегсгвуег программному,.го на выходе элемента ИЛИ 7 появигся сигнал, который посгупиг на входы блока памягя выходных переменных23, которые нропускаюг сигналы на соогвегсгвующне входы блока управления2; основного блока памяти 3 и на входблока задержки 4. Длигельносгь сигналазависят ог скоросги перемещении данного сголбца таблицы сосгоянийтельно блоков 13, 14 и 15.При этом на входе основного блокапамяти 3 появляется непрерывный. сигналф нри подаче на его вход Х 1 единичного импульсного сигнала, который исчеэаег при подаче единичного импульсногосигнала на вгорой вход Х . При исступлении на вход Х блоказадержки 4 единичного имыуль:ного сигинала на его выходе 6 импульсный сигналпоявляегся в соогвегсгвии с заданнойза держкойТаким образом, блок задания программы 11 осуществляет алгоритм управления определенным механизмом позаданной программе.0 Конгроль блока памяги входных переменных 13 на огсугсгвие неисправносгн гипа корогкое замыкание" пронэводнгся в каждом гакге работы усгройсгва во время, формируемое дополннгель 1 ф ным блоком задержки 12. При эгом, если один нэ элеменгов блока 13 поврежден, го на его выходе присугсгвуег сигнал, когорый через блок ИЛИ 5 поступаег на один нэ входов блока контроля18.На вгором входе блока кон-роля информации 18 в э го время присугс гвуегпрограммный сигнал, поступающий черезблок НЕ 9 я дополнительный блок за держки 12 ог блока задания программы11. Блок контроля 18 срабагываег ячерез блок ИЛИ 9 выдаег сигнал узлу. блокировки 17, который осгановнгблок 11, и выдасг сигнализацию о неисправносги работы усгройсгва.Конгроль рабогоспособносгн блоковуправления 2 основного блока памяги3 и блока задержки 4, а также памягяинформации выходных переменных 23 3(на огсугсгвие в них корогкого замыкания) производится в каждом сголбце габРлицы сосгоянийеПри згомесли в условно раэвернугых программных габлицах состояний 40(см. фиг. 2) выходные сгроки 21, Хпрограммируюг на прохождение сигналовс выхода блока ИЛИ 7, го соогвегсгвующие им дополнигельные строки таблицы 45Х, Хп не программируюг, а програм 4мируюг сгроки Х и Хп . Если жевыходную сгрокуК не программируют, ав основном блоке памягк 3 программяруюг сгроку Х, го в таблице сосгояний подлежаг программированию сгрокиХ я Х. Эго вызвано гем, чгобы ясключигь выдачу ложной информации ыавыходе блока управленкяХг и на входылогического блока ввода 1 как во время присугсгвяя, гак и во время огсугсгвия на их выходах информационныхсигналов.При появлении (огсугсгвин) сигналовиа выходах блока управления 2:или осцовного блока памяти 3 в ге временные такты работы устройства, когда по программе работы оци отсутствуют (присутствуют), н при этом запрограммированы дополиительцые блоки памяти 22 повыходам 1 ц и 11, М 1 и Х 11, го При наличии сигнала ца выходе блока ИЛИ 7 с выхода соответствующего дополнительного блока памяти 22 поступиг сигнал через блок ИЛИ 8 ца вход узла блокировки 17, который остановит работу устройства, зафиксировав при этом неисправность работы устройства, а соответствующий сигнальный блок 16 укажег место повреждення.Наличие блоков НЕ 10, соединяющих соответствующие входы дополнительных блоков памяти 22 с выходами соответствующих блоков 2 и 3, дает возможность производить контроль указанных выше блоков тогда, когда на их выходах сигналы присутствуют.дополнительная строка х развернутой программной таблицы состояний подлежиг программированию в те временные такты работы устройства, когда сигнал ца выходе блока задержки 4 по программе огсугсгвуег, При появлении сигнала на выходе блока задержки 4 тогда, когда оц не программируется на запрограммированный дополнительный блок памяти 19 поступит сигнал с выхода блока задержки 4. Блок 19 срабогаег и выдаст сигнал через блок ИЛИ 8 на узел блокировки 17, который остановит работу блока задания программы 11, а соответствующий сигнальный блок 16 зафиксирует место неисправности блока задержки 4 или блока памяти выходных переменных 13, соединенного с ням.Причем, контроль основного блока памяти 3 производится во время отсутствия контроля его по программе, а также между тактами работы устройства при переходе устройства от одного столбца таблицы состояний к другому. Так, например, при исправном состоянии основного блока памяти 3 на выходах блоков И-НЕ 21, соединенных с входами основного блока памяти 3, присутствуют сигналы, а на выходах блоков дифференцирования 20 сигналы отсутствуют.Если же произошло нарушение функциоцнрования основного блока памяти 3 таким образом,что сигналы управления на входы блока 3 цепоступали, а его выход изменил свое состояние, то один из блоков дифференцирования 20 выдаст сигналУстройство для программного управления, содержащее последовательно соединенные первый блок задержки, первый элемент НЕ, блок контроля, первый элемент ИЛИ, узел блокировки и блок задания программы, выход которого соединен с входом первого блока задержки и с первыми входами блока памяти.вы ходных переменных, вторые входы котсьрого подключены к выходу второго элемента ИЛИ, входы которого соединены с выходами блоков памяти промежуточных переменных, первые входы которых соединены с выходом первого блока задержки, а вторые входы - один непосредственно, а другой через второй элемент НЕ подключены к одному из входов блока контроля и к выходу третьего элемента ИЛИ, входы которого соединены с.1 б 13 блоку И-НЕ 21, Грелок И-НЕ 21 сряботает ц выдаст сигцвд через блок ИЛИ Б на узел блокировки 17, который остановит работу блока задания программы ,1 1, сцГнапнзируя О ценсправцой работе устройства. При записи и описывании информации в основном блоке па ляти 3 по программе работы устройства на выходы блоков И-НЕ 21, соединецчых с входами основного блока памяти 3, сигналы поступают другой полярности и блоки И-НЕ 21 це срабатывают.Таким образом, контролируя работу блоков управления 2 и основного блока памяти 3 в моменты отсутствия и присутствия на их выходах информации, а также обеспечивая контроль блока 3 между тактами работы устройства и при отсутствии его контроля по программе мы увеличиваем надежность работы устройства, исключаем выдачу ложных команд управления ца исполкцтельцые механизмы к устраняем воэможность ложного формирования входного алгоритма. Формула изобретении соответствующими выходами блока памяти входных переменных, первые входы которого подключены к выходу первого блока задержки, а вторые входы - к виходу логического блока, первый вход которого соединен с выходсм второго блока задержки, вход которого подключен к первому выходу блока памяти выходных переменных, второй н грегнй выходы которого соединены с соответствующими входамн основного блока памятн, 64894 9109один из выходов которого соединен совторым входом логического блока, ачегвергый выход блока памяги выходныхпеременных подключен ко входу блокауправления, о г л и ч а ю щ е е с ягем, что, с цепью повыщения надежности устройства, оно содержит элементыИ-НЕ, третий и четвертый элементы НЕ,дополнительные блоки памяти и блок.дифференцирования, вход которого соединен с выходом основного блока памяти,входы которого подключены к первымвходам элеменгов И-НЕ, вторые входыкоторых соединены с выходом блока дифференцирования, один из входов которогонепосредсгвенно и через грегий элементНЕ подиночен к соогвегсгвуюшии входампервого и второго дополнигельных блоковпамяти, один из входов дополнительных олоков памяти соединен с выходом блока задания программы, входы первогоэлемента ИЛИ соединены с выходамиэяеменгов И-НЕ и доподнигельных блоковпамяти, третий из которых непосрецсгвенно, а чегвергый через чегвергый эцемейг НЕ, соединены с выходом блока управления, причем входы пягого и другихдополнигедьных блоков памяги подключе О ны соответственно к выходам второгоблока задержки и вгорого элеменга ИЛИ.Источники информации, принятые вовнимание при экспергизе1. Авгорское свидегепьсгво СССР300879, М. КлР С 05 Р 5/18,19.05.1969.2. Авторское свидегельсгво СССРМ 512455, М. Кл б 05 В 19/02,04.03. 1 974.26Тираж 1 О 14 Государственного ком по делам изобретений Москва, Ж, РаушскПодписно тета ССС открытий наб., д, 4/5 30 илиал ППП Патент, г. Ужгород, ул. Проектная, 4 Составитель В. комаровор Е. Гончар Техред МБорисова Корректор С, Шекмар