Устройство для сопряжения каналов ввода-вывода

: Ф 9., - 59234 Союз Советснии Социвлистическин Республик(61) Дополнительное к авт (22) Заявлено 10.04.7 5 121 гэ 51) М, Кл. 606 Г Э/О присоединением заявки М сударстаенный ноиитетавата Министра СССРно данаи иаобретенийн открытий(54) УСТРОЙСТВО йЛ 1 СОПИ 1 КЕНИЯ КАНАЛОВ ВВОДА ЫВОЛ,Аи даннь:х, подключенными ко второму блоку коммутации 21.Блэк приоритета пэ обращению в основную память выставляет запросы к соэгветсвующим блокам памяти по мере освэбэждеяия этих блоков, не дожидаясь накоплениячетырех слов, необходимых для послелэвагельнэгэ запуска всех четырех логическихблэкэв памяти от одного каяяля, Такгэригм эбрашеяия увелячяааег простои логических блоков памяти я количество кэнфлцктньх ситуаций между каналами и процессором по обрашеняю к эснэвнэй памяти,значительно уменьшает быстродействие всЗВМ, Кроме тэгэ, если канал рабэгяет няввод информации в основную память, то неиспользуется блэк буфера считьвяемэй инфээмации, если канал работает ня вывод иформации из эсцэвнэй памяти, то не испмпзуется блэк оуфера записываемой ипфэрмяции. Таким образом, для каждого кэнкреткого канала две ячейки его блэка буфераданных всегда простаивают,С целью повышения быстродействия устройства в него введены пэследэвят льпэ м вычиоэйства ния осле 5 явпе эй алНедостатком указанного устройств дявляется низкое быстродействие из-за опьщо что каналами имяти.Известно также устройство для сопри бкения каналов ": ввода-вывода, содер.кащеепоследовательно соединенные блэк приоритета запросов каналов, элемент ИЛИ, шифратор и блок формирования сигналов приема информадии поспедоватепьно соединенные входные регистры адреса и данных, блэки буферной памяти адресов и данных, выходные регистры адреса и данных, блок управленияпамятью, первый блэк коммутации, связанный с блоками буферной памяти адресов 25 ей Изобретение относится к цифровь питепьным системам, а именно к уст управления основной памятью. Известно устройство для сопрюк каналов ввода-вывода, содержащее доватепьно соединенные блок приор запросов каналов, блок фэрмирэванч напов приема информации и блэк уп ния 111.Г количества конфликтов между прбцессором по основной пасоединенные блок анализа занятости ячеек буферной памяти данных, блэк формирования сигналов запроса и регистр управляющих признаков, блок приоритета конца массива и триггер управления, ВыхОд кэтэрэгэ пэд 5 кпочен к блоку управления памятью, а Вхадк,выходу блока формирования сигналов запр;-. са Входы кэтэрэгэ соединены с ВхОдным регистром адреса, шифратором, блоком при. эритета конца массива и блоком анализа 10 занятости ячеек буферной памяти данных, входы которогэ подключены к выходам ка. - налов ввода-вывода, соединенных с входами блока приоритета конца массива, выход которого связан с первым блэком коммута.: 5 ции.На фиг. 1 приведена блок-схемацифровэй вычислительной системы, на фиг, 2 - структурная схема устройства для сопряжения каналов ввода-выв ода, 70Цифровая вычислительная система содержит центральный вычислитель 1 (процессор), каналы ввода-вывода 2,3, и 4, устройствэ 5 для сопряжения каналов ввода- вывода, блок управления памятью,6, буфер ную память 7 процессора, блок 8 сопряжения с оснэвнэй памятью (адаптер памяти) и основную память 9, разделенную на четыре логических блока памяти 10-13.Устройство 5 для сопряжения каналов ввода-Вывэда содержит блок 14 буферной памяти данных, блок 15 буфернсй памяти адресов, блок 16 приоритета запросов каналов, элемент ИЛИ 17, шифратор 18, регистр 19 считываемой в канал информации, входной регистр адреса 20, входной ретистр данных 21 блок 22 анализа занятости ячеек буферной памяти данныхвторой блок коммутации 23, выходной регистр адреса 24, выходной регистр данных 25, блэк40 26 формирования сигналов запроса, триггер управления 27, регистр 28 управляющихпризнаков, первый блок коммутации 29, блок 30 приоритета конца массива, блок 31 фор 45 мир ования сигналов приема информации.. Назначение и принципы работы процессора, каналов ввода-вывода и основной памяти достаточно хорошо известны и не требуют дополнительных пояснений. В цифровую вычис 50 лительную систему Включена буферная память 7 процессора объемом 8.192 байта. Цикл работы буферной памяти равен машинному циклу. Обмен информацией между основной и буфернэй памятью ведется блока 55 ми, содержащими четыре информационныхслова, т.е, при любом .обращении от процессора на чтение информации, если этой инфор мации нет в буферной памяти процессора, из основной памяти считывается четыре ин 60 формационных слова. Все эти четыре слова запоминаются в буферной памяти процессора,а одно из них (заърэшеннэе) отсылается впроцессор. ОсноВная память рабоает с четырехкратным чередованием ( расслоением) .Каналы ввода-вывода работают только соснэвнэй памятью., С буферной памятью 7работает тэльк о процесс ор,Для уменьшения количества конфликтныхситуаций между каналами ввода-выводаи процессором по основной памяти в цифровую вычислительную систему введено устройство для сопряжения каналов ввода-вывода (буфер каналов) 5, При записи массива информации От канала ввода-выводав основную память 9 буфер каналов 5 производит накопление трех информационныхслов эт этэго каналаи как толькэ от канала и эс тупает :э гвертэе информационноеслово-буфер . каналов выставляет в блэкуправления памятью 6 запрос на записьвсех четырех слов. Блок управления памятью 6 анализирует состояние блоков памяти 10-13 и, если соответствующие блэкипамяти свободны, последовательно с интервалом равным машинному циклу запускает эти блоки. При этом информационныеслова считываются из буфера каналов 5 ипеоесылаются в основную память 9.Устройство работает следующим образом;При чтении массива информации из основнойпамяти в каналы ввода-вывода по каждомузапросу канала производится поиск запрошеннэй информации в буфере каналов. Еслизапрошенная информация находится в буфереканалов, то она считывается из.него и передается в канал, Если запрошенной информации в буфере каналов нет, то формируетсязапрос к блоку управления памятью 6, и,если соответствующие блоки памяти свободны,через время, равное времени выработки памяти,производится чтение четырех информационныхслов, Зти слова с интервалом равным машинному циклу передаются из основной памяти 9через адаптеры памяти 8 в буфер каналов5, Запрошенное каналом слово непосредственно передается в канал, а остальные три слова запоминаются в. буфере каналов, Информация по следующему запросу от этого же канала будет считываться уже из буфера кана-лов, если эта информация принадлежит томуже массиву, Таким образом, количество обращений в основную память от каналов ввода-вывода, а след ов атель но, и к эличеств ок онфликтных ситуаций между и р оцесс ор оми каналами по основной памяти уменьшается в четыре раза. Подобный принцип реализации буфера каналов возможентолько для тех каналов, которые при передаче данных работают в мэнэ польнэм режиме (селектэрцые и блэк-.-иь - .типлексцые каналь), Однако мультицлекс;. йканал, который в режиме передачи данныхможет работать и Йе пэ пэследэвательньРладресам, имеет значительно меньшие ско-рости передачи данных, ц количество этихканалов в вычислительной системе эбычцэ,не превышает двух. Следовательно, это."тс-, - .вие буферизации для мультиплексного "каа=ла существенно не скажется ца быстрэдсй==ствии вычислительной системы,Адаптеры памяти 8 предназначены для,управления работой логических блоков па: - .мяти 10-13, обнаружения и коррекцииэшибок основной памяти. Считанная из ос:-.новной памяти информация через адаптерыпамяти 8 передается в блок управленияпамятью 6 ц буфер каналов 5, Иформац.":на запись От буфера каналов В основропамять передается через блэк управцеци;-;памятью.Блок 14 буферной памяти данных ,сьфиг. 2) предназначен для временного хранения данных, полученных от каналов вводавывода до передачи их в блок управленияпамятью 6, или данных, считанных из адаптеров памяти 8 и еше не переданных в канал, Весь блок буфернэй памяти данных разбит на буферные группы каналэв. Блок ссдержит столько буферных групп, скэпькэ канапов ввода-вывода может быть максимальноподкпючецо к цифровой вычиспитепьной систе-ме. Адрес буферной группы в бп оке буферноййпамяти данных эпредепяется кодом номера со-ответствующего канала. Каждая буферная груп З 5па содержит четыре ячейки дпя хранениясоответствующего информационного слова Отканапа. Адрес каждой ячейки буферной группыопредепяется двумя разрядами адреса основной памяти, попучецными эт канала по шин Оным пиниям 32. Эти два разряда определяют также адрес, слова в блоке из четырехслов, которые будут получены эт канала ипомещены в блэк буферной памяти данных.Таким образэм, если от седьмого канапа 45поступил запрос ца запись третьего словаиз какого-либо блока массива информации,То это слово будет помещено по адресу" И 1 И " (в двоичном кэде) блока буферной памяти данных,Блок 15 буферной памяти адресов предназначен для времеицэго хранения адресов,полученных от кацапов Вводя-Вывода дэпередачц их в бпэк унрявпенця памятью 6, Структура бпэка буферной памяти адресов пэз 55воляет обеспечить временное хранение одногоадрес эго слэва для к ажд и э канала. Такимобразом, объем этэгэ блока будет определяться максималцыц числом подключаемыхо,кацалэВ ВВ ода-ВЫВ эдя,6Указанные блоки должны работать с ццк-. пэм равным или меньшим) машинному циклу ц могут быть реализованы на бьстродействующих микросхемах памяти.При обращении в основную памуть (блоки 10-13) на запись или чтение инфор.,;Оццц каналы ввода-вывода 2 и 3 выставля.от запросы по шинным линиям 33 и 34 в буфер каналов 5, Поскольку кацапы работают асинхронно относительно друг-друга и по отношению к процессору, запросы от них принимаются ца блок 16 приоритета запросов каналов, Блок 16 определяет старший из одновременно пришедших запросов, и через элемент ИЛИ 17 посьлается в выбранньй канал сигнал Считывание данных" по шинной линии 35 или 36, По этому сигналу соответствующий канал Выставляет адрес и данные на шинные линчи 32, 37, 38 и 39, и сбрасывает запр.с по шцпной линии 33 или 34, Параьлепьцэ с Вызовом адреса и данных от канала на шифраторе 18 формируется код номера канала, запрос которого выбран блоком приоритета 16. Адрес и данные от соответстВующего канала принимаются на входные регистры 20 и 21 и сохраняются вместе с кодом на шифраторе 18 до получения результатов анализа принятых от канала данных и адреса в блоке 26 формирования сигнала запроса. Предположим, чтэ канал ввода-вывода производит запись информации в память (единичный сигнал на линии 38), причем запись ведется в прямом направлении (т.е, в порядке возрастания адресов). Направление записи опредепяется кодом команды канала и передается в буфер каналов по шинной линии 39, Блок 26 формирования сиг- цалов запроса расшифровывает код в разрядах адреса, определяющих адрес слова в блоке обмена с памятыд на линии 40. Если этот код отличен от "П ", то принятое информационное слово записывается в соотВетствующую буферную группу по адресу, определяем ому вторым блоком к оммутации 23 и поступающему по линии 41 на первый адресный вход блока буферной памяти данных, Этот адрес формируется блоком 23 из кода на Выходе шифратора 18 и кода адреса на линии 40. Адрес блока 15 буферной памяти адресов передается также по линии 4 1, но для адресации используется лишь та часть адреса, которая формируется шифратором 18, Одновременно с записью в блоки 14 и 1 5 устанавливается триггер занятости соответствующей; ячейки буферной группы и в канал выстявляетсл сигнал приема цнфэрмации пэ, линии 42 или 43. Этэт сигнал формцруетсл В блоке 31,559234сива может оказаться не кратным четыремсловам, В атом случае канал одновременно с последним запросом должен выставить о сигнал "Конец массива". При наличии етого сигнала канал обратится к основной памятии перепишет оставшуюся в блоке буферной памяти данных информацию в память, Такоесообщение передается от канала по шиннойлинии 50 ипи 51 одновременно с запросомпо шинной линии 33 ипи 34. В ответ на од- запрос элемент ИЛИ 17 формирует сигналсчитывания данных, который сбросит в канапе запрос по шинной линии 33 ипи 34и конец массива шинной линии 50 ипи 51и установит адрес шинной линии Э 2 и данные шинных линий 37 и 38. на выходнойшине. Блок 30 формирует признак концамассива на пинии 52. После приема данных и адреса на входные регистры прии наличии сигнала на линии 52 блок 26 формирования сигнапов запроса устанавливаеткод номера канада в регистре 28 управляющих признаков, запрос в основную па мять на триггер 27 и разрешает прием2 Б данных и адреса с входных регистров 20и 21 по линиям 44 и 45 на выходныерегистры 24 и 25, Обработка запроса а от буфера каналов 5 в бпоке управления 41 памятью 6 и порядок счи;ывания информаЗб пии из блока 14 буферной памяти анапо ом- гичны описанному выше,7Сигнал приема информации воспринимается каналом как конец обмена по данному запросу.Если код на пинии 40 равен "П .", вт означает, что канал приспап последнее из четырех снов данного блока информации (т,е. в буфере каналов произошло накоппенив четырех информационных слов; трив буферной группе, четвертое - на входном регистре 21), В этом случае принятыв адрес и данные переписываются с вх ных регистров 20 и 21 на соответствующие выходные регистры 24 и 25 по пиниям 44 и 45, При этом бпок 26 формирования сигналов запроса по пинии 46 устанавливает триггщ управления 27, а ко номера кацапа и двухразрядный код адрес спова переписываются в регистр 28 управляющих признаков по пинии 47. Блок уп равпвния памятью 6 в ответ на запросвыставпяет; сигнап "Принято по линии 48, еспи блох памяти, к которому обращается буфер канадов, свободен, По сиги пу "Принято первый бпок коммутации 2 производит считывание трех слов, накопленных в бпоке 14 буферной памяти данных, и передачу этих слов в блок управления памятью 6 с интервапом равным м шинному циклу Адрес этих слов в бпоке определяется регистром 28 управпяющих признаков, который через первый бпок к мутации 29 формирует сигнапы по второму адресному входу блока буферной памяти данных. Порядок считывания данных из бпока 14 определяется первым бпоком комму тации 29.Если канал вводавывода производит запись информации в обратном направлении, т,е. в порядке убывания адресов единичньсч сигнап на шинной пинии 39) и код адреса на пинии 40 отпичен от ОО, то принятое информационное с.иво записывается в сооч- ветствующую буферную группу по адресу, опредепяемому вторым блоком коммутации 23 и поступающему по пинии 41 на первый адресный вход бпока 14. Если код адреса на линии 40 равен 00"то блок 22 анапиза занятости ячеек буферной памяти данных формирует сигнал по пинм 49, который через блок 26 формирует запрос в бпок управпеиия памятью 6. Одновременно с формированием запроса производится передача адреса и данных с входных регистров 20 и 21 на сооюетствующие выходные регистры 24 и 25 буфера канапов. В дапь 55нейшем работа буфера каналов аналогична описанному выше.В процесс записи массива информацииот каналов ввода-вывода в основцчо па 60мять адрес последнего слова из этого мастиф Рассмотрим процесс чтения информации из основной памяти в канап авода-вывода. Процесс установки приоритета запроса и считывания данных и адреса от канала нв отпичается от описанного выше. После приема данных и адреса на входные регистры блок 22 анализа занятости ячеек буферной памяти данных поосматривает поизнак записи чтения на линии 38.Еспи иа линии 38 ну левой сигнал (кинал читает информацию из памяти) блок 22 анапизирувт состояние триггеров занятости всех четырехтячеек буферной группы соответствукмцвго канала. Е спи запрашиваемая кана и ом информация находится в блоке 14 буферной памяти даьных, что подтверждается единичным состоянием соответствующего триггера занятости, формируется адрес на пинии 5 Э и первый блок коммутации 29 обеспечивает считывание атой информации в регистр 19 считываемой в канал информации и передачу ев в кацап по шинным-пиниям 54, При этом триггер занятости соответствующей ячейки буферной группы сбрасывается, В блоке 31 формирования сигналов поиема информа ции с помощью шифратора 18 формируется сигнал приема юйормации по шинной пинии 42 иди 43.5 г 2 10 9Если запрашиваемой каналом информации в блоке 14 буферной памяти данных нет (все четыре триггера занятости буферной группы этого канала сброшены), то блок 22 внвлиэв занятости ячеек буфер 5 ной памяти данных через блок 26 формирования сигналов запроса и триггер управления 27 посылает запрос в блэк управления 6 памятью нв чтение информации из основной памяти. Адрес, по которому канал 1 о читает информационное слово из памяти передается с входного регистра адреса 20 по линии 44 на выходной регистр 24, Если соответствующий блок памяти свободен то блок управления памятью 6 через адан теры памяти 8 производит пуск четырех блоков памяти нв чтение. Считанные из блоков памяти информационные слова последовательно, с интервалом равным машинному циклу передаются через адаптеры пвмя ти 8 в буфер каналов 5 по линиям 55. Каждое информационное слово из адаптеров памяти 8 сопровождается соответствующим сигналом по линии 56. Второй блок коммутации 23 принимает сигнал сопровождения 25 считанной информации, Под управлением этого блока в соответствующую буферную группу канала, код котэрого хранится в регистре 28 управляющих признаков, записываются четыре информационных слова. Ад- З 0 рес слова, в группе и, четырех слов, определяется сигналами сопровождения по линии 56. Одновременно с записью информационных слов в блок 14 второй блок коммутации 23 устанавливает триггеры занятости для соответствующих ячеек буферной памяти данных. Причем триггер занятости ячейки, соответствующей звпрошенному каналом информационному слову, не устанавливается, Это информационное слово считы- ф вается из блока 14 и передается в канал через регистр 19 считываемой в канал информации. Сигнал приема информации в канал 42 или 43 формируется в блоке 31 по коду номера канала, занисанному в регистре 28 управляющих признаков,Если канал ввода-вывода выставил запрос на чтение информации из памяти одновременно с концом массива по линиям 50или 51, в блоке 30 вырабатывается признак конца массива. Это означает, что данный канал заканчивает операцию чтения из данного массива информации. После приема адреса на входной регистр 20 блэк 22 анализа занятости ячеек буферной памяти дан ных определяет, имеется ли в соответствующей буферной группе информация. При наличии информации в блоке 14 блок 22 через первый блок коммутации 29 управляет передачей информации из блоха 14 в регистр 19,о 11 ротор . 8 через блок 31 формирует сигЛ 1 Р 1 Р М В Инф ОР М ЯЦИ Н В К с 11 сЛ. ОД 1 Э 1 РК О 1 нэ с этим в блоке 22 сбрасыиактся все григгеры занятости ячеек для данной буо 1 э 11гръшы. Если информации и блоке 14 нет,то обычным путом формируется запрос кблоку управления памятью 6, Из адаптерепамяти нри 1 имвются четыре инфэрмвпиэнньхслова в блэк 14. Триггеры занятости ячеексээтветствуоней буферной группы при наличиипризнака конца массива в регистре 28 упрввляопих признак эв не уствнввввют.яТребуемое информационное слэво передается в капал,Предлагаемое устройство для сопряженияканалов ввода-вывода позволяет уменьшитьколичество конфликтов между каналами и процессором по основной памяти и таким образом повысить быстродействие вычислительнойсистемы,Ф эрмулв изобретенияУстройство для сопряжения кавлэв ввода-выводв, содержвщее последовательносоединенные блок приоритета запросов ка-налов, алемент ИЛИ шифратор и блэк формирования сигналов приема информации,последовательно соединенные вхэдные ре истры адреса и данных, блоки буферной памяти адресов и данных,. выходные регистрыадреса и данных, блок управления памятью,первый блок коммутации, связанный с блоками буферной памяти адресов и данных,подключенными ко второму блоку коммутации, о т л и ч в ю ш е е с я тем, чтэс целью повышения быстродействия устройства, оно содержит последовательносоединенные блок анализа занятости ячеекбуферной памяти данных, блэк формированиясигчвлов запроса и регистр управляющихпризнаков, блок приоритета конца массиваи триггер управления, выход которого подключен к блоку управления памятью, в вхэлк выходу блока формирования спгалов запроса, входы котэрого соединень с входны 1регистром адреса, шифратором, блоком прпоритета конца массива и блоком аалие,азанятости ячеек буферной памяти данных,входы которого подключены к выходам каналов ввода-вывода, соедненных с входами блока приоритета конца квссивв, вко 1которого связан с первым блоком коммутации,Источники информации принятые во внимание при акспертизе;1. Патент США Ло 3,376, 556 кл,340172.5, опубл. 1968,2, Патент С 1 А М 3,699,530, кл. 340172.5 . Опубл, 1972.Сост,витель Э. Горбачева Редактор Т. Фадеева Техред А. Богдан Корректор Б. Кас Заказ 1373/100 Тираж 818 ПодписноеППИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж, Раущская наб".д, 4/5фили; л ППП "Патент", г, Ужгород, ул, Проектная, 4