Устройство для приема дискретных сигналов со стиранием

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СфветскивСоциалистическихРеспублик щ 661840 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кп.2Н 04 Ь 17/16 Государственный комитет СССР ао делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ПРИЕИА ДИСКРЕТНЬМ СИГНАЛОВ СО СТИРАНИЕМИзобретение касается передачи данныхеИзвестно устройство для приема дискретных сигналов со стиранием, содержащее корреляционный приемник, два пороговых блока к два элемента И, выходы которых подключены ко входам элемента ИЛИ, выход которого соединен со входом решающего блока, при этом выходы первого порогового бло ка подключены соответственно к первым входам элементов И, вторые входы которых соединены с выходами второго порогового блока 1).Однако в этом устройстве недоста точная помехоусТойчивость.Цель изобретения - повышение помехоустойчивости устройства.Для этого в устройство для приема дискретных сигналов со стиранием, содержащее корреляционный приемнйк, два пороговых блока и два элемента И, выходы которых подключены ко входам элемента ИЛИ, выход которого соединен со входом решающего блока,при этом выходы первого порогового блока подключены соответственно к первым входам элемента И,вторые входы которых соединены с выходами второго порогового блока, введены два дополни/ тельных элемента И,два интегратора, блок управления, блок опорных частот и последовательно соединенные блок син" хронизации и элемент задержки, выход которого подключен к первым входам пороговых блоков, вторые входы которых соединены с выходами соответствующих интеграторов,- к первым входам которых подключен выход блока синхронизации, причем выходы блока опорных частотсоединены со входами блока управления, выход которого подключен к входам дополнительных элементов И, другие входы которых соединены с соответствующими выходами корреляционного приемника, а выходы дополнительных элементов Й подключены ко вторым входам соответствующихинтеграторов.На чертеже изображена структурная электрическая схема предлагаемого устройства.Устройство содержит корреляционный приемник 1, два пороговых блока 2, два элемента И 3, элемент ИЛИ 4, решающий блок 5, два дополнительных элемента И б, два интегратора 7, блок 8 управления, блок 9 опорных частот, блок 10 синхрбнизации, элемент 11 задержки.4Формула изобретения 661840 НИИПИ Заказ 2526/68 Тираж исное илиал ЙПП Патент, г,ужгород, ул.Проект Устройство работает следующим образом.На вход устройства годается сигнал, пораженный помехой. Случайные сигналы с выходов корреляционного приемника 1 поступают на дополни,тельные элементы И 6, на вторые входы которых поступают импульсы"стро" бирования с блока 9 опорных частот.Частота стробирования определяется по формуле:Е т= КЫВгде К - коэффициент, определяюший величину постоянной времени интегрирования;Ю - коэффициент пересчета интегратора; 15В . - скорость передачи информации,Пфостробированные импульсы с дополнительных элементов И 6 поступают Йа входы интеграторов 7. При наличии помех в канале возникают ситуации, Ю когда или с обоих интеграторов 7 выдаются сигналы на пороговые блоки 2, или на выходе последних сигналы отсутствуют. В первом случае на одних выходах пороговых блоков 2 появляют ся сигналы, которые подаются на один элемент И 3, во втором случае на других" выходах пороговых блоков 2 появляются сигналы, которые подаются на другой элемент И 3, на выходе одного 20 элемента И 3 появляется сигнал стирания первого рода, а на выходе другого элемента И 3 - сигнал стирания второго рода. Оба сигнала стирания, пройдя элемент ИЛИ 4, поступают 3 на решаюший блок 5. Устройство для приема дискретных сигналов со стиранием, содержашее корреляционный приемник, два пороговых блока и два элемента И, выходы которых подключены ковходам элемен- та ИЛИ, выход которого соединен со входом решающего блока, при этом выходы первого порогового блока подключены соответственно к первым входам элементов И, вторые входы которых соединены с выходами втОрого порогового блока, о т л и ч а ю щ ее с я тем, что, с целью помехоустойчивости, введены два дополнительных элемента И, два интегратора, блок управления, блок опорных частот и последовательно соединенные блок син" хронизации и элемент задержки, выход которого подключен к первым входам пороговых блоков, вторые входы которых соединены с выходами соответствующих интеграторов, к первым входам которых подключен выход блока синхронизации, причем выходы блока опорных частот соединены со входами блока управления, выход которого подключен к входам дополнительных элементов Н, другие входы которых соединены с соответствуюшими выходами корреляционного приемника, а выходы дополнительных элементов И подключены ко вторым входам соответствуюших интеграторов.. Источники информации, принятые во внимание при экспертизе1, Авторское свидетельство СССР Р 346804, кл, Н 04 В 3/46, 1970.