Цифровой коррелятор

СОГОЗ СОВЕ СКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1824642 6 Г 15/3 Г 5 САНИЕ ИЗОБРЕТЕ ВИДЕТЕЛ ЬС К АВТО РСКО(57) Изобретение относирительной и вычислителжет быть использое бод, Н.К.Б ьство СССР 5/336, 1984 ЛЯТОР тся к облас ьно, техни оно при и изме- и и моапиэе ласти измехники и моизмерения между двумя ержанными ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) Изобретение относится к об рительной и вычислительной те жет быть использовано для функции взаимной корреляции случайными процессами, эад один относительно другого. Целью изобретения является повышение быстродействия.На фиг.1 приведена структурная схема коррелятора; на фиг,2 - структурная схема анализатора; на фиг.З - структурная схема возможного варианта блока корректировки фазы.Цифровой коррелятор (фиг,1) содержит первый 1 и второй 2 аналого-цифровые преобразователи(АЦП), генератор тактовых импульсов 3, элемент И 4, первый 5, второй 6 и третий 7 делители, первый 8 и второй 9 триггеры, первый 10 и второй 11 анализаторы, первый 12 и второй 13 преобразователи частоты в фазовый сдвиг, блок задержки 14, М блоков 15 умножения и М блоков 16 усреднения. случаиных процессов. Цель изобретения - повышение быстродействия. Коррелятор содержит аналого-цифровые преобразователи, делители, триггеры, блок задержки, блоки умножения, блоки усреднения, группы блокое вычисления автокорреляционной функции. элемент И, блоки вычисления максимальных значений, блоки деления, блоки аналого-цифровых преобразователей, регистры и преобразователи частоты в фазовый сдвиг, 3 ип. Каждый анализатор (10 и 11 - фиг.2)содержит блок 17 аналого-цифровых преобразователей, блок 18 деления, блоков 19вычисления автокорреляционной функции,блок 20 вычисления максимальных значений и регистр 21,Каждый блок 19 (фиг.2) содержит регистр 22, ). корреляционных узлов 23 и сумматор 24.МКаждый преобразователь частоты в фа"зовый сдвиг 12, 13 (фиг,З) содержит первый О25, второй 26, третий 27, четвертый 28 и 4 Ъьпятый 29 перемножители, постоянное запо- Яминающее устройство (ПЗУ) 30, счетчик 31,первый 32 и второй 33 функциональные преобразователи, сумматор 34 и вычитатель 35.Элементы цифрового коррелятора в(фиг.1) соединены следуощим образом.Вход запуска коррелятора соединен сЯ-входом первого 8 триггера и с Я-входомвторого триггера 9, г-вход которого соединен с входами обнуления первого 10 и второго 11 анализаторов преобразователей 12и 13, а также с выходом второго делителя 6, 1824642вход обнуления которого соединен с прямым выходом второго триггера и с вторым входом элемента И 4, первый вход которого соединен с выходом генератора тактовых импульсов 3 и с счетным входом первого делителя 5, вход обнуления которого соединен с инверсным выходом второго триггера 9, а выход - с тактовыми входами первого 1 и второго 2 АЦП, преобразователей 12 и 13 и с счетным входом третьего делителя 7, выход которого соединен с В-входом первого триггера 8, прямой выход которого соединен с входом обнуления третьего делителя 7 и с входом разрешения работы генератора тактовых импульсов 3, а первый вход коррелятора соединен с информационным входом первого АЦП 1 и с, информационным пходом первого анализатора 30, счетный вход которого соединен с выходом элемента И 4, со счетным входом второго анализатора 11 и с счетным входом второго делителя 6, а управляющие выходы - с управляющими входами преобразователя 12, информационный оход которого соединен с выходол 1 АЦП 1, а инфор;.дционный выход - с входом блока 14 задержки, выходы которого соединены с вторыми входами соответствующео блока 15, первые входы которых соединены с информационным выходом второго преобразователя 13, информационный вход кото. рого соединен с выходом второго АЦП 2, а упрднляющие входы - с управляющими выходами второго анализатора 11, информационный вход которого соединен с оходом второго ЛЦП 2 и с вторым входом корреля торо, выходы которого соединены с соответствующими выходами блоков 16 усреднения, выходы которых соединены с выходами соответствующих блоков 15 умножения.Цифровой коррелятор (фиг.1) работает следующим образом.Процесс вычисления взаимной корреляционной функции осуществляется о дна цикла В первом цикле осуществляется вычисление частот Доплера сигналов, поступающих на первый и второй входы, а во втором цикле вычисление взаимной корреляционной функции поступающих сигналов со скомпенсиронднной частотой Доплера,При поступлении импульса запуска на вход запуска триггеры 8 и 9 устанавливается о единичное состояние, Установление триггера 8 в единичное состояние разрешает работу делителя 7 и генератора тактовых импульсов 3, Ус 1 днооление триггера 9 в единичное состояние разрешает работу делителя 6 и элемента И 4. Генератор тактовых импульсов 3 формирует на своем выходг импульсы высокой чдс 1 оп, 31 л импульсы10 15 20 25 30 35 40 45 50 55 проходят через элемент И 4 и поступают на счетные входы первого 10 и второго 11 анализаторов и делителя 6. Входные сигналы, поступающие на входы коррелятора, проходят на информационные входы перво о 10 и второго 11 анализаторов. В анализаторах 10 и 11 происходит вычисление частоты Доп пера входных сигналоь. По окончании первого цикла оычисленип. т,е. при поя.злении импульса на выходе дели еля 6,в анализаторах 10 и 11 осуществилось вычисление частоты Доплора поступдкгщих сигналов, и ее код появляется нд управляющих выходах анализаторов,При появлении импульса на выходе де. лителя 6 он поступает нд входы обнуления анализаторов 10 и 11, где обесг 1 дчиоде 1 перепись кода частоты Доплера в выходной регистр нд входы обнуления преобразователей 12 и 13 и переключает триггер 9 в нулеоое состояние,Переключение триггера 9 о нулевое состояние запрещает работу делителя 6 и элемента И 4 и разрешае 1 работу делителя 5.Нд выходе делителя 5 образуются импульсы тактовой часоты с частотой, определяелсюй часотой Котельникова. Импульсы с выхода делителя 5 пос 1 упдкнд счетный вход делителя 7 и на так то.;не входы АЦП 1 и 2 и преобрдэс наелей 12 и 13 В ЛЦП по импульсам такта с 1 существлне 1 ся сцц абра. эовдние входных дналвпных сипалов о цифродой код. Цифровые коды с гс 1 ходоо ЛЦП 1 и 2 поступаю на н; оды преобрдэоед телеи 12 и 13, о которых по кодам упрдоления с выходов анализа торов осуществляется коррекцияфазы цифросых отсчетов так, что осуществляется коррекция фазы - компенсация частоты Доплерд входных сигналов,Таким образом, нд выходе преобразоод. телей выходные сигналы не содержат частоты Доплера, Выходные сигналы преобразователя 12 поступают нд входы блока 14 задержки, имеющего М отводоэ, где М - число вычисляемых орцинат взаимной корреляционной функции, Цифровые отсчеты с выходом блока 14 задержки и с выходов преобразователя 13 перемнождются в блоках 15. Выходные результаты перемножения поступают на входы блоков усреднения 16, в ко 1 орых и осущес 1 оляетс.я накопление результатоо перемножения. По окончании накопления, т.е. при появлении импульса на выходе делителя 7 триггер 8 устанавливается в нулевое состояние чем и заканчивается процесс работы коррелятора, Результаты вычисления взаимной корре. ляционной функ ; и работы при этом хранятся о блока:. 16 и псссупд о 1 нд ныхпд5 1 О 15 20 коррелятора, Если необходима оценка разности доплеровских частот поступающихсигналов, то управляющие выходы анализаторов 10 и 11 подводятся до вычитателя (нафиг.1 не показан) и с его выходов и снимается разность доплеровских ча.тот.В дальнейшем работа цифрового коррелятора аналогична,Рассмотрим работу отдел ь н ых элементов цифрового коррелятора.Анализатор 11(фиг,2) работает следующим образом.Математический алгоритм работы анализатора основан на следующем. Предположим, что сигнал, принимаемыйприемником, можно записать в следующемвидеЯ(т) - Яоехр(1(в г) + р ) + п(г), (1)Чогде в(1 -- )вь - угловая частота, смесщенная за счет эффекта Доплера; чо - скорость движения постановщика помех, Яо -скорость распределения радиоволн, у) -фаза, п(г) - аддитивная помеха в полосе пропускэния приемника.В случае монохроматического сигналарадиопомех уравнение (1) без п(г) дает следующую автокорреляционную функциюйо(т) = Т Я(г) Я+ (г+ т)юг = Яоехр-т0(вт (2)где 2 Т - интервал интегрирования, т- время задержки.(х ) - комплексное сопряжение.Для получения точного результата определим фазовращательную эетокорреляционную функцию В(т) следующим образомЩ )-, Я Я(+ ); (3)Я 1 г+ т) = Я(г+ т)ехр(- т р); (4)у =вт. (5)где р- прогнозируемое вращение фазы при(г+т ),Й - прогнозируемая угловая частота вданный период.Подставляя уравнения (1), (4) и (5) в (3),получаем:В(т) Я 02 ехрв - в) т) ф Й(т ), (6)где Й(т) означает вклад шума п(г) в уравнение (2).Как следует из (6), когда прогнозируемая угловая частота (в ) не совпадает сдействительными значениями, реальнаячасть изменяется со временем задержкит . Исследуя в, мы можем найти истиннуюв, когда реальная часть эвтокорреляционнойфункции остается константой Яо при любом времени задержки. Поскольку в реальных условиях существует шумовой эффект 25 30 35 40 45 50 55 14( т), то мы можем получи 1 ь опнл 1,;члнуюоценкуж, мэксимизируя срРднлн ллтоорреляционную мощность Р, онрИпеннадля периода временить в слдъющел 1 в,1 д1% 0) = у - ХРЕа Р (ф гтк вл лаах в в, (7)Таким образом, в основе алгоритмафункционирования заявленного устройства, т.е. анализатора, лежит выражение (7).При поступлении импульсов нэ счетный вход анализатора они проходят на счетный вход блока 18 деления. На выходе каждого из делителей блока 18, за счет различного коэффициента деления, образуются частоты квантования с различным периодом квантования,Импульсы квантования с выходом делителей 18 поступают на свой канал обработки, который состоит из аналого-цифрового преобразователя блока 17 и блока 19, В каждом блоке 19 осуществляется вычисление эвтокорреляциочной функции при различных дискретах дискретизации. В регистре 22 осуществляется задержка цифровых отсчетов, а в корреляционных узлах 23 осуществляется перемножение поступающих отсчетов и накопление результатов перемножения, Выходные значения с выходов корреляционных узлов 23 поступают нэ сумматор 24, в котором и происходит вычисление, т.е. выделяется результат по выражению(7),выбирается в соответствии с требуемым значением тя . Выходные коды с блоков 19 поступают нэ входы блока 20 определения максимума, который определяет код канала с мэксимальным значением кода, т,е. на выходе блока 20 вырабатывается код ординаты с максимальным выходным кодом, а в соответствии с выражением (7) этим определяется тот канал, в котором частота дискретизации наиболее точно совпала с в . Этот канал, т,е, его код с выхода блока 20, по импульсу, поступающему на вход обнуления анализатора, переписывается в выходной регистр 21 и выдается на выход анализатора. Корреляционный узел 23 реализуется на перемножителе и накопительном сумматоре, Устройство определения максимума может быть реализовано на устройствах сравнения, элементах И и ИЛИ.Преобразователь 12 (13) (фиг.3) работает следующим образом.Он может быть реализован по различным схемам. Одна из них и приведена на фиг,З. Она показана для того случая, когда имеется два квадратурных канала обработки, Если их нет (т.е, имеется только одинвход), 1 о они мотут быть реализованы посхеме, приведенной в (4),Таким образом, расквадратурить каналы можно и после АЦН.Работу преобразователя рассмотрим,когда имеются два квадратурных канала(фиг,5)На управляющие входы преобразователя поступает код канала с максимальнойподобранной частотой. Этот код поступаетна адресные входы ПЗУ 30, в котором осуществляется преобразование входного кода частоты значение фазового сдвига. Дляэтого преобразования осуществлен табличный принцип преобразования, нашедший внастоящее время широкое применение, КодФазового сдвига с выхода ПЗУ 30 поступаетна перемножитель 29, в котором происходит перемножение этого кода с постоянновозрастающим кодом счетчика 31,Таким образом, на выходе перемножителя 29 происходит вычисление фазовогосдвига с постоянно возрастающим значением по времени от начала преобразования,Этим и происходит устранение постоянновозрастающего сдвига фазы под действиемчас 1 оты Доплера,Известно (4), что это изменение фазыколл глексного сигнала с цифровой форметложнг осуществить утем умножения каждо-о выборочного значения А = АехрЦ 10 ь ) -"=Ас л )А; второго сигнала на комплексноечисло В = ВехрЦ Лр) = В, + )В, определяющее величину изменения (поворота)фазы Лут,Поэтому эти операции выполняются одним и тем же комплексным умножителем,формирующим произведениеАВ + АВехрЦ Фь + Лф "(АсВс --АВ) +1(АсВ + АВс).В соответствие с этим выражением впервом функциональном преобразователе32 осуществляется вычисление сов Лр, ав функциональном преобразователе 33 осуществляется вычисление эи Ь 1 р, На выходак блока получаются результатывычислений по указанному выражению. Вдальнейшем работе блока аналогична,Остальные элементы цифрового коррелятора по техническому построению несложны и они описаны в существующей технической литературе, Синхронизация работы отдельных элементов коррелятора можетбыть осуществлена импульсами, имеющимися в корреляторе (при необходимостиони могут быть задержаны элементами задержки),Предлагаемое техническое решение направлено на улучшение конкретных техни 10 вым обьектом повышаетсп о К(2 раз.Формула изобре 1 ения Цифровой коррелятор, содержащий генератор тактовых имульсро два аналогоцифровых преобразователя, 1 ри деллтеля, первый триггер, блок эадерх:к,;, блоки умно. жения и блоки усреднения, причем информационные входы первого и второ о аналого- цифровых преоб разо в ат лей я оляются одноименными информационными входами коррелятора, выходы блока эадер. жки соединены с первыми входами блокоо умножения, выходы которых подключены к входам блоков усреднения, оылоды коорых являются выходами коррелятора, входом запуска которого является Я-вход первого триггера, выход генератора тактовых импульсоо подключен к первому входу пероото делителя, выход которого соединен с тактовым входом первого аналого-цтлфрооого преобраэоватсля, о т л и ч а и щ и й с я тем, что, с целью повышения быстродействия, в него введены две группы блокоя вычисле ния автокорреляционной функции, элемент И, два блока вычисления максимальных значений, два блока деления, доа блока аналого-цифровых преобразователей, доа регистра, доа преобразователя ч-стоты о фазовый сдвиг и второй триггер, 5-вход ко. торого соединен с входом эат 1 уско коррелятора, а прямой выход - с. первым входом второго делителя и первым входом элемента И, второй вход которого подключен к выходу генератора тактовых импульсов, а выход соединен с первыми входами первого и второго блоков делителя и с вторым вхо. дом второго делителя, выход которого подключен к обнуляющим входам преобразователей частоты в фазовый сдои и синхровходам регистров, к вторым входам блоков делителей и к й-входу второго триггера, инверсный выход котороо соединен с вторым входом первого делителя, выход которого подключен к тактовым 15 20 25 .0 35 40 45 50 ческих характеристикцифровых коррелято. ров,В прототипе для вычисления взаимной корреляционной функции требуется провести К циклов. В заявленном же устройстве при полностью одинаковых Функциях, как и в прототипе, необходимо провести всего два цикла,Таким образом, быс 1 родейстоие заявленного устройства по сравнению с баэовходам второго аналого-цифрового преобразователя, преобразователей частоты в фазовый сдвиг и к первому входу третьео делителя, выход которого соединен с Н-вхо дом первого триггера, прямой онхо,ч кото рого подключен к отооотфу охттду тротто;тделителя и к входу останова генератора 1 актовых импульсов, выход которого соединен С ВТОРЫМ ВХОДОМ ЗЛЕМЕНта И, ПЕРЯЫЙ И Второй информационные входы коррелятора соединены соответственно с информационными входами первого и второго блоков аналого-цифровых преобразователей, синх. ровходы которых Оодклгочены выходам со ответственно первого и второго блоков делителей, выходы первого и второго блоков аналого-цифровых преобразователей соединены с входами блоков вычисления автокорреляционной функции одно.1 енной группы, выходы блоков вычисления автокорреляционной функции первой и второй групп подключены соответственно к входам Одноименных блоков вычисления максимальных значений, выходы первого и вторщо блоков вычисления максимальных значений соединены соответственно с ин фпр"ационными входами одноименных регис, ров, выходы которых подключены к входам задания частоты Доплера одноименных преобразователей частоты в фазовый сдви, информационные входы которых 10 соединены с выходами одноименных аналого-цифровых преобразователей. выход первого преобразователя частоты в фазовый сдвиг соединен с информационным входом блока задержки, выход второго преобразо вателя частоты в фазовый сдвиг подключенк вторым входам блоков умножения группы,. Каше Коррект улако акт акаэ 2226 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101