Коррелятор

(56) Авторское свидетельство СССРЬВ 980101, кл. 6 06 Г 15/336, 1981.Авторское свидетельство СССРМ 1091173, кл. 6 06 Г 15/336. 1983Авторское свидетельство СССРМ 1292007, кл. 6 06 Г 15/336, 1985Лощилов И.И. Перспективы роизводительности ЭВМ, - Зарубеждиоэлектроника, 1 ч. 5, 1976, с.3-25.Радиотехника и электроника, 19с.1902. Пех ста проная ра 0,%9,ый 22, второй 2выходы корреляи, информацио8 и вход управ торов 21, печетвертый 25синхронизацвход запускаписью 29.Ко еля, третий 24 и ора, вход 26 ный вход 27. ения перезаИзобретение относится к области автоматики и вычислительной техники и может быть использовано в различных областях специального назначения.Целью изобретения является упрощение технической реализации.Структурная схема коррелятора приведена на чертеже,Коррелятор содержит блоки памяти 1, аналого-цифровой преобразователь 2, первую группу регистров 3, регистры памяти 4, первую группу умножителей 5, вторую группу умножителей 6, первую группу сумматоров 7, вторую группу сумматоров 8, регистр памяти коэффициентов 9, третью группу регистров 10, четвертую группу регистров 11, пятую группу регистров 12, шестую группу регистров 13, первый 14 и второй 15 счетчики, первый 16, второй 17 и третий 18 элементы ИЛИ, элементы сравнения 19. вторую группу регистров 20, третью группу суммаТ ТК) 1(т) - Х х -(57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано в различных областях специального назначения, Цель изобретения - упрощение коррелятора. Коррелятор содержит блоки памяти, аналого-цифровой преобразователь, группы регистров, регистры памяти, блоки памяти значений опорного сигнала, группы умножителей, группы сумматоров, счетчики, элементы, элементы сравнения. 1 ил. рр тор работает следующим образом.Работа коррелятора основана на использовании детерминированной незквидистантной дискретизации.Рассмотрим неэквидистантную дискритизацию эргодических сигналов х(т), у(т- т), Для этого представиМ отсчеты хд(т) и уд(с-т) в виде произведения непрерывных сигналов х(1) и у(т) на решетчатные функции Ш ф) и Ш 2(т- т), состоящие иэ нерегулярных последовательностей единичных дельта-импуль- сов00Шг- Х д(1 - Ь - 1 Л),к =оКорреляционная функция Скуд(т) имеетвидСхуд( х)1 гп Мх(т)у(с-т)Ш 1(т)Ш 2(т- хЯТ00учитывая, что процессы х(т) и у(1-7) независимы от Ш 1,2(т), получаемЛСхуд(Х ) = 1 а (Сху( 7) С 12(Т), (1)Т00С корреляционной функцией Схуд однозначно связана преобразованием фурье спектральная мощность взаимодействияэхуд(1 Л Ф) ф-Схуд(1 Л 1), Л " 1/Лсоткуда с учетом теоремы Планшереля имеемЛэхуд(1 Ж)" 1 т (БкуЩ 512(Л) (2)ТИз выражений (1) и (2) следует, что дляполучения насыщенной оценки 1 куЩ по дискретно м отсчетам сигналов (хд и (уд) процессы дискретизации Ш 1,2(т) должны быть такими, чтобы при Т -ф 00 спектральная плотность В 12( Лт) стремилась к периодической последовательности дельта-импульсов с шагом Л 1 =- 1/Лт. Это равносильно условию, чтофы оценка корреляционной Функции С 2(1 Л 1) была определена для всех 1 =- 0,1,2 и стремилась к постоянной величине, не зависящей от т= ЛЯ и Т;1гп С 12( т, Т) = НТТогда значение Сху( т) определяется по формуле1Ску = Н Схуд( т)Требуемым свойством обладают периодические потоки Шп(т) с шагом дискретизации Л т и частотой 1 д, = 1 /Л 1, а также стационарные стохастические процессы дискретизации Ш для которых при среднем интеграле между импульсами шд Лт и частоте 1 д = 1/шд Л 1 д 12 коРРелЯЦионаЯ фУнкция равна:1 1,2 11 гп С 12(0) = 1/шд; 1 вС 12(1 Лт)=Т Т 00= 1/шдОчевидно, что максимальной величинешд соответствует одно совпадение при каждрм изменении 1 на единицуС 12( й) = 1/(пшди); пшди т/ Л 1 Импульсные потоки Ш 1,2(т) со свойством корреляционной функции "Окно совпадение" можно получить детерминированным способом, подобрав специальным образом расположение единичных импульсов на заданном отрезке Т-й Лс.Коррелятор работает следующим образом.5 В блоки 1115 памяти записываются дискретные значения опорного сигнала У (У 11 У 15; У 21 У 25 "У 51 - У 55) согласно значениям импульсного потока Ш 1(т), В регистры 41,44 записываются значения импульсного потока Шф), К 5, К 2, Кз и К 4 соответственно, значение К 1 (К 1=0) не используется, так как при циклическом повторении К 1=К 5. В регистр 9 записываются значения коэффициента масштабирования 1/й - Л т/Т. Регистры 3, 20, 10, 11, 12, 13 обнуляются, Счетчик 14 работает с коэффициентом деления И+1, счетчик 15 - с коэффициентом деления и+1. При включении коррелятора на информационный вход 27 подается входной сигнал х(т), на вход 26 - последовательность импульсов тактовой частоты устройства, и один раз за все время работы коррелятора на вход 28 подается импульс запуска. Импульс с входа 28 через элементы ИЛИ 16 и 17 подается на синхровход аналого-цифрового преобразователя 2, на синхровходы регистров 10.13 и на синхровход регистра 201, По переднему Фронту импульса аналого-цифровой преобразовэ 30 тель 2 производит преобразование сигналах(т). Полученное дискретное значение х 1, поступает на вторые входы умножителей 5, на выходы которых реализуются произведения х 1 У 11, х 1 У 21: х 1 уз 1; х 1 У 41 и х 1 увь Результат х 1 У 11 по заднему фронту импульса с выхода элемента ИЛИ 17 записывается в регистр 201, В дальнейшем этот результат суммируется в сумматоре 81 с результатом, хранящимся в регистре 31, умножается в 40 умножителе 61 на коэффициент, хранящийся в регистре О, и выдается на выход 22 коррелятора, По заднему фронту импульса с выхода элемента ИЛИ 16 результат х 1 у 21 записывается в регистр 10, результат х 1 уэ 1 45 записывается в регистр 111, результатх 1 У 41 - в регистр 121, а результат х 1 у 51 - врегистр 131.При совпадении значенийсодержимогорегистра 42 со значением содержимого счетчика 14 в элементе 192 сравнения вырабатывается импульс который проходит через элементы ИЛИ 18, увеличивает состояние счетчика 15 на единицу, проходит через элемент ИЛИ 16 и поступает на синхровходы 55 АЦП 2 и регистров 10, 11, 12, 13, а такжепоступает на синхровход регистра 202. В результате изменения содержимого счетчика 15 в блоках 1 памяти происходит сдвиг значений опорного сигнала у(1), Полученноеиз АЦП 2 дискретное значение поступает на вторые входы умножителей 5, где реализуются произведения х 2 У 12: х 2 У 22; х 2 у 32: х 2 У 42 и х 2 У 52. Значения х 2 У 12 и х 1 У 21, хранящиеся в регистре 10 суммируются в сумматоре 212 и по заднему фронту импульса с выхода элемента сравнения 192 записывается в регистр 202, В дальнейшею этот результат суммируется с содержащим регистра 92 и сумматоре 82. Полученная сумма умножается на коэффициент масштабирования в умножителе 62 и подается на выход 23. По заднему фронту импульса с выхода элемента ИЛИ 16 в регистр 10 записывается результат х 2 У 22; в регистр 101 - х 2 уз 2: в регистр 112 - х 2 У 31; в регистр 121 - х 2 У 42; в регистр 122 - х 1 У 41, в регистр 131 - х 2 у 52, в регистр 132 - х 1 У 51.При совпадении значения содержимого счетчика 14 со значением содержимого регистра 43 происходит аналогичное преобразование значения хз и подача его на вторые входы умножителей 5, В это же время по изменившемуся значению содержимого счетчика 15 происходит сдвиг значеиий опорного сигнала у(1) в блоках 1 пэь 1 яти. В умножителях 5 реализуются следующие произведения хзу 13; хзугз;хзу 33; хзу 43 и хзу 53. Значения хзу 13; хгу 22, поступающее с выхода регистра 10 и значение х 1 У 31, поступающее с выхода регистра 112, суммируются в сумматоре 212 и по заднему фронту импульса с выхода элемента сравнения 193 результат суммирования записывается в регистр 203. Выходной код регистра 203 суммируется в сумматоре 83 с содержимым регистра 33 и в дальнейшем этот результат суммирования умножается в умножителе"63 с содержимым регистра памяти 9 и результат умножения выдается на выход 24 коррелятора. По заднему фронту импульса с выхода элемента ИЛИ 16 в регистр 10 записывается код х 2 У 23. в регистр 111 - хзу 33: в регистр 112 - х 2 уз 2, в регистр 121 - хзу 43; в регистр 122 - х 2 У 42, в регистр 123 - х 1 У 41, в регистр 131 - хзу 53, в регистр 132 - х 2 У 52, в регистр 133 - х 1 у 51. Далее при совпадении значений содержимого счетчика 14 и содержимого регистра 4 аналогичным путем входной сигнал преобразуется в цифровой код х 4, который подается на второй вход умножителей 5, и по значению содержимого счетчика 15 происходит сдвиг значений опорного сигнала у(т) в блоках 1 памяти. С выхода АЦП значение х 4 подается на вторые входы умножителей 5, где реализуются произведения х 4 У 14, х 4 У 24; х 4 У 34; х 4 У 44 и х 4 У 54. В сумматоре 213 происходит суммирование следующих кодов х 4 у 14; хзу 23; х 2 уз 2 и х 1 у 4125 входа 29 происходит снятие результатов со всех выходов 22 - 25 коррелятора. В дальнейшем работа коррелятора ана 30 35 40 45 50 55 51015Ф20 Результат суммирования по заднему фронту с выхода элемента сравнения 194 записывается в регистр 20 и в дальнейшем этот результат суммируется с содержимым регистра 34 в сумматоре 84 и умножается на коэффициент, хранящийся в регистр 9, в умножителе 64, и подается нэ выход 25 коррелятора. Одновременно с этим по заднему фронту с выхода элемента ИЛИ 16 в регистр 10 записывается код - х 4 У 24, в регистр 11 -х 4 У 34; в регистр 112 - хзузз, в регистр 121 - х 4 У 44; в регистр 122 - хзу 43, в регистр 123 - х 2 У 42; в регистр 131 - х 4 у 54, в регистр 132 - хзу 53: в регистр 133 - х 2 У 52, в регистр 134 - х 1 У 51, В сумматорах 71 получается результат - х 4 у 24; хзу 33; х 2 У 42; х 1 У 51; 72 - х 4 У 34: ХЗУ 43; Х 2 У 52 И 73 - х 4 У 44; ХЗУ 53.За два такта до сброса счетчика 14 в начальное состояние на вход 29 поступает стробирующий импульс, по заднему фронту которого происходит запись выходных кодов сумматоров 7 в соответствующие регистры 3, а произведение х 4 у 54 записывается в регистр 34, По стробирующему импульсу с логична. Как следует иэ алгоритма работы заявленного устройства, он полностью повторяет алгоритмы работы прототипа.Предлагаемое техническое решение направленное на улучшение конкретных технических характеристик корреляторов. Поэтому сравнительный анализ проведем с базовым объектом, в качестве которого выберем прототип, характеризующийся аналогичным способом построения и функционирования. Как следует иэ сравнительного анализа прототипа заявленного устройства в заяв ленном устройстве дополнительно вводится(по сравнению с прототипом) 10 регистров и три сумматора и благодаря этому удается сократить число умножителей на 13. Простое сравнение уже позволяет сделать вывод, что техническое построение заявленного устройства значительно проще по сравнению с базовым объектом, Однако для полного доказательства введем умножители, регистры и сумматоры на простые вентильные элементы с которых и строятся эти элементы, Предположим, что используются 16 разрядные коды. В этом случае, как следует из (4) один умножитель содержит 7240 вентильных схем, сумматор с параллельным переносом - 430 вентильных схем, а регистр (5) два вентильных элемента на один разряд. В этом случае в заявленном устройстве дополнительно введены элементы на 10 х 32 х + Зх 430 = 1610 вентильных10 15 20 25 30 35 40 45 50 55 схем, В базовом же обьекте для построения 15 сокращенных умножителей необходимо 15 х 7240 = 108600 вентильных схем. Таким образом, техническое построение заявленного устройства по сравнению с базовым объектом проще на 108600 - 1610" 106990 вентильных схем. Формула изобретения Коррелятор, содержащий элементы сравнения, регистры памяти, первую и вторую группы умножителей, три элемента ИЛИ, два счетчика, две группы сумматоров, первую группу регистров, блоки памяти значений опорного сигнала и аналого-цифровой преобразователь, информационный вход которого сое синен с информационным входом коррелято, а, а синхровход - с выходом пергога злом,нта ИЛИ. первый вход которого соединен с входом запуска коррелятора и с первым входом второго элемента И/1 И. а второй вход - с выходом третьего элемента ИЛИ, входы которого соединены с выходами элементов сравнения, первые входы которых соединены с выходами регистров памяти, а вторые входы - с выходом первого счетчика, счетный вход которого соединен с синхровходом коррелятора, выход третьего элемента ИЛИ соединен со счетным входом второго счетчика, выход которого соединен с адресными входами блоков памяти значений опорного сигнала, выходы которых соединены с первыми входами соответствующих умножителей первой группы, выходы умножителей второй группы соединены с соответствующими выходами коррелятора. первые входы умножителей второй группы соединены с выходом регистра памяти коэффициентов, а вторые входы - с выходами соответствующих сумматоров первой группы, первые входы которых соединены с выходами соответствующих регистров первой группы, тактовые входы которых соединены с входом управления перезаписью коррелятора, информационные входы первого, второго и третьего регистров первой группы соединены с выходами соответствующих сумматоров второй группы, о т л и ч а ю щ и й с я тем, что, с целью упрощения, в него дополнительно введены регистр, вторая, третья, четвертая и пятая группы регистров и третья группа сумматоров, первый вход первого сумматора третьей группы соединен с первым входом второго и третьего сумматоров этой группы. с выходом первого умножителя первой группы и с информационным входом первого регистра второй группы, выход первого сумматора третьей группы соединен с информационным входом второго регистра второй группы, второй вход первого сумматора третьей группы соединен с вторыми входами второго и третьего сумматоров этой группы и с выходом регистра, информационный вход которого соединен с выходом второго умножителя первой группы, а синхровход - с синхровходами регистров третьей, четвертой и пятой групп и с выходом первого элемента ИЛИ, второй вход второго элемента ИЛИ соединен с выходом первого элемента сравнения, выход второго элемента ИЛИ соединен с синхровходом первого регистра второй группы, синхровходы второго, третьего и четвертого регистров которой соединены соответственно с выходами одноименных элементов сравнения, выходы второго, третьего и четвертого регистров второй группы соединены соответственно с первыми входами одноимен" ных сумматоров первой группы, информационный вход третьего регистра второй группы соединен с выходом второго сумматора третьей группы, третий вход которого соединен с третьим входом третьего сумматора этой группы, с выходом первого регистра третьей группы и с первым входом первого сумматора второй группы, второй вход которого соединен с выходами регистра, третий вход первого сумматора второй группы соединен с четвертым входом третьего сумматора третьей группы и с выходом первого регистра четвертой группы, четвер. тый вход первого сумматора второй группы соединен с выходом первого регистра пятой группы, информационный вход которого соединен с выходом второго регистра этой группы и с первым входом второго сумматора второй группы, второй вход которого соединен с информационным входом первого и выходом второго регистров четвертой группы, третий вход второго сумматора второй группы соединен с информационным входом первого регистра третьей группы и с выходом второго регистра этой группы, информационный вход второго регистра четвертой группы соединен с выходом третьего регистра этой группы и с первым входом третьего сумматора второй группы, второй вход которого соединен с информационным входом второго регистра пятой группы и с выходом третьего регистра этой группы, информационный вход которого соединен с информационным входом четвертого регистра первой группы и с выходом четвертого регистра пятой группы, выходы третьего, четвертого и пятого умножителей первой группы соединены с информационными входами соответственно второго регистра третьей группы, третьего регистра четвертой1824 б 43 10 Составитель В. ДемидчеРедактор С, Кулакова Техред М.Моргентал рректор М, Кул 2226 Тираж ПодписноеИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб 4/5 нно-издательский комбинат "Патент", гУжгород, ул.Гагарина, 10 оизво группы и четвертого регистра пятой группы, соединен с втооыми входами умножителейвыход аналого-цифрового преобразователя первой группы,