Устройство для контроля неисправностей

,., ЬЦ 1798787 А 1 2 с С 0 НИЕ ИЗОБРЕТ ИДЕТЕЛ ЬСТВ ВТОРСКО стей устройства эа счет введения неисправностей. Устройство для контроля неисправностей включает дополнительно блок оперативной памяти, шифратор, триггеры управления, В блоке памяти фиксируются состояния управляющих, адресных, информационных и других шин после введения неисправностей. Функцию синхронизации записи состояний с появлением определенных комбинаций сигналов на шине управления управляющего выхода объекта контроля выполняют шифратор и триггеры, Ввод записанной информации иэ блока памяти в управляющую ЭВУ осуществляется через блок передатчиков. Применение устройства в процессе экспериментального исследования надежности структурно-избыточных управляющих вычислительных систем1 позволит значительно повысить достоверирен На чертеже представлена структу устройства для контроля неисправнос УКН, которое подключается к магистра входящей в состав микроЗВМ 3 (напр "Электроника - 60" и т.п.), включающей ративное запоминающее устройство центральный процессор 5.Устройство содержит фиг.1) деши тор 6 адресов, блок 7 магистральных пр ников, буферные регистры 8 и 9, регист состояния, блок оперативной памяти счетчики 12 адреса, мультиплексор 13 равления записью, дешифратор 14 упра ния записью, дешифраторы 15 и слительэно при нэдежрная тей 1 ли 2, имер, опе и слительти при аммных устойчи- тельного фрар 1 11ГОСУДАРСТВГННОЕ ПАТЕНТВЕДОМСТВО СССР(71) Омский политехнический институт (72) А,П;Панков, В,М,Танасейчук и А,В.Галинин(56) Авторское свидетельство СССРМ 1177816, кл. 6 06 Р 11/26, 1985.Авторское свидетельство СССР М 1564626, кл, 6 06 Р 11/26, 1987,.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НЕИСПРАВНОСТЕЙ(57) Изобретение относится к вычислитель- . ной технике и предназначено для контроля неисправностей, для формирования управляющих. воздействий и анализа ответных сигналов в структурно-избыточных управляющих вычислительйых системах при экспериментальном исследовании их надежности. Целью изобретения является функциональных возможноИзобретение относится к вычи ной технике и может быть использо экспериментальном исследовэни. ности структурно-избыточных вычи н ых систем (В С). в частнос исследовании аппаратно-прогр средств обеспечения надежности вости функционирования вычисли процесса.Цель изобретения - расширение функциональных возможностей устройства за счет введения различных типов неисправностей. ть получаемых оценок надежности, 1 ил.Фс1управления обменом, блок 17 из и выходных регистров; включающий регистр РВ 18 (1) - 18 (и), счетчик 19 времени, мультиплексор 20 искажения, регистр 21 искаженных данных, входной регистр 22 данных, блок.23 из и триггеров обмена, включающий триггеры 24 (1) - 24 (п), схему 25 сравнения, блок 26 из шинных формирователей, содержащий шинные формирователи ШФ 27 (1) - 27 (и), генератор 28 тактовых импульсов, триггер 29 приращения, схему 30 требования прерывания, блок 35 магистральных передатчико.в, счетчик 36. состояний," блок оперативной памяти 37, шифратор 38, триггеры управления 39, 40, 41,. Блок 35 предназначен для подключения к магистрали 2 ЭВМ.Блок 37 служит для записи слов - состояний шин управляющего выхода объекта контроля - адресных информационных управляющих; контрольных и других шин," Шифратор 38 и триггеры ТЗ 9, Т 40, Т 41 представляют собой микропрограммный автомат с обратной связью, выполняют функцию синхронизации записи состояний шин управляющего выхода объекта контроля с появлением определенных комбинаций сигналов на шине управления У (1) управляющего выхода объектаконтроля, Содержимое блока ПЛМ 38 (микропрограммы автомата) определяется логикой работы управляющего выхода объекта контроля, Если вкачестве управляющего выхода объекта контроля может быть использован интерфейс ИУС, то и микропрограммы автомата, содержимое блока ПЛМ 38, могут . иметь следующий вид (см, таблицу). Входы Т 1, Т 2, ТЗ - выходы триггеров39, Т 40, Т 41 соответственно. Входы Б 1, Б 2, БЗ являются седьмым выходом первого блока оперативной памяти, Входы ШПРА, ШППА, ШППР, ШЗД, ШНД - шины управления интерфейса ИУС (1), Выход 7 блока ПЛМ (см, табл,1) соединен со счетным входом счетчика состояний 35, выход 8 блока ПЛМ соединен со входом записи второго блока оперативной памяти. Вход Х не анализируется и равен 0 или 1. Каждая микропрограмма начинается с нулевой микрокоманды, которая задается кодом 111 с блока 11.на вход разрядов 3, 4, 5; При этом трйггеры Т 39.Т 40 сброшены в "0"; сигналы С = О, ЗП = 1: входные сигналы на разряды О, 1, 2, 610 могут принимать любые значения, .После введения неисправности устройством для контроля неисправностей с седьмого выхода блока 11 на четвертый вход блока 38 подается,код микропрограммы, при работе которой будут зафиксированы состояния информационных (или других) шин управляющего выхода объекта контроля в блоке 37. В ходе выполнения микропрограмм анализируются шины управления.управляющего выхода объекта контроля, 5 выдается сигнал записи на блок 37 и сигнална счетный вход блока 36, и блок 36 выдает новый адрес на блок 37.Содержимое блока оперативной памяти37 может быть считано в микроЭ ВМ 3. Адрес 10 ячейки памяти блока 37 задается в блоке 36,а информация считывается через блок 35.Работает устройство следующим образом, После введения неисправности из блока .11 на блок 38 поступает код 15 микропрограммы (например, код 110 дляпервой микропрограммы в табл.1 - вход 4, разряды 3, 4, 5 соответственно), с поступлением на вход 5 блока 38 группы сигналов 01101 (разряды 610 соответственно) со стояние выходов блока 38 измнится и произойдет установка триггера Т 39 и выдача на блок 37 сигнала ЗП = О, т,е. на информационныхшинах интерфейса ИУС находится адрес и сигнал ЗП фиксирует в блоке 37 этот 25 адрес. С приходом на вход 5 (разряд 7) сугнала нулевого уровня изменятся и выход ные сигналы ПЛМ 38 - триггер Т 39сбрасывается и устанавливается Т 40 и снимается сигнал ЗП (ЗП = 1). После установле- ЗО ния в, "1" разряда 6 на входе ПЛМ 38триггеры Т 39 и Т 40 устанавливаются в "1" и,выдается С = 1, что приведет к увеличениюсодержимого счетчика состояний 36 на 1 ивыдаче нового адреса на блок 37, С прихо 35 дом . "1" на разряд 7 входа 5 шифраторапроизойдет сброс Т 39, Т 40, триггер Т 41 установится в "1" и сигнал С в "0", Такимобразом, адрес с магистрали ИУС зафиксирован и устройство готово к фиксации дан 40 ных. С приходом "1" на вход 5 разряд 9., установит в "1" триггер Т 39 (приэтом разряды 6, 8, не анализируются), Приход на вход 5 разряда 10 сигна. ла нулевого уровня означает, что на45 информационных шинах интерфейса ИУСнаходятся данные. Сбрасывается триггерТ 39, устанавливается Т 40 и выход 8 блока 35устанавливается в "0". После установленияна входах разрядов 9 и 10 комбинация 0150 соответственно триггер Т 39 устанавливается в "1", выдается сигнал С и снимаетсясигнал записи на БП 37. С приходом пообратной связи кода 111 на входы 1, 2. 3 оттриггеров Т 39 Т 41 снимается С (С -- 0) и55 работа устройства по фиксации состоянийуправляющего выхода объекта контроляприостанавливается,Устройство предназначено для имитации неисправностей, формирования управляющих воздействий, анализа ответныхсброса кс гараго соединен с выходом схемы сравнения, первый информационный вход которой подключен к информационному выходу первого вьходного регистра, второй информационный вход схемы сравнения соединен с инФормационным выходом второго выходного регистра, третий информационный вход схемы сравнения,подключен к информационным выходам с первого по и-й шинных формирователей, входы управления которыхсоединеныс ин 10 формационными выходами с первого по и-й триггеров обмена, входы сброса которых соединены соответственно с первого по и-й микропрограмма в шифратор 38. Коды начавыходами первого дешифратора управлела работы микропрограмм хранятся в блоке 11, Возможно применение устройства в любом интерфейсе, при этом изменяются только микропрограммы блока 11, количество ния обменом, установочные входы с первого по и-й триггеров обмена соединены с первого по и-й выходами вгрого дешифратора управления обменом, информационные вы 20 используемых регистров и содержимое блока ПЛМ 38,В таблице представлены четыре микропрограммы (содержимое блока 38) работы устройства по фиксации адреса и данных в ходы третьего и четвертого выходных регистров соединены соответственно с первым и вторым йнформационными входами мультиплексора искажения, управляющий вход которого подключен к информационному цикле чтения задатчиком на интерфейсе выходу входного рЕгистра данных, выход ИУС (1), адреса и данных в цикле записиадреса в любом цикле и данных в любомцикле,Формула изобретения мультиплексора искажения соединен с информационным входом регистра искаженных данных, информационные входы разрядов "Разрешение прерывания", "Нэ 30 чало оаботы" регистра состояния подключеУстройство для контроля неисправностей, содержащее блок оперативной памя- ны к информационному входу блока ти, дешифратор управления записью,: задания тестов и анализа реакций, синхровмультиплексор искажений, блок задания теход регистра состояния соединен с первым выходом дешифратара адресов, второй и став и анализа реакции, схему сравнения,два дешифратора обмена, выходные регистры с первого по и-й, регистр состояния, де. шифратор адресов, и. шинных формирователей, и триггеров обмена, первый и второй входные буферные регистры,ми управления записью первого и второго входных буферных регистров соответственно, четвертый и пятый вь;ходы дешифратора адресов подключены к.первому информацисчетчик адреса, счетчик времени, мультионному входу мультиплексора управления плексор управления записью, входной регистр данных, регистр искаженных данных,записью и входу управления записью счетчик. адреса соответственйо, счетный вход которого соединен с выходом триггера приращения и вторым информационными вхотриггер приращения и генератор тактовых импульсов, причем первый информационный выход блока оперативной памяти соедом мультиплексора управления записью,первый управляющий вход которого соедидинен.с информационными входами с нен с выходом разряда "Начало работы" регистра состояния, второй управляющий второго по и-й выходных регистров и счетчика времени, второй информационный выход блока оперативной памяти подключен к вход мультиплексора управленйя записью соединен с выходом разряда "Аварийное 50 информационным входам дешифратора употключение" регистра состояния, выходы равления записью, первого и второго де-, шифраторов управления обменом, третий, четвертый и пятый информационные выходы блока оператйвной памяти соединены с разрядов "Аварийное состояние" и "Требование прерывания" регистра состоянияподключены к входу прерывания блока задания входами разрешения соответственно де- .55 тестов и анализареакций, информационные выходы первого и второго буферных регистров соединены с информационными входашифратора управления записью, первого и . второго. дешифраторов управления обменом, шестой информационный выход блока оперативной памяти подключен к.устаноми блока оперативной памяти, адресный вход которого подключен к информационному выходу счетчика адреса, входы управвочному входу триггеров приращения, вход сигналов, с памагцью которых осугцествляется введение в вычислительную систему различных типов отказов и сбоев, также для фиксации состояния управляющих, адресных, информационных и других шин после введения неисправностей и передачи информации в ЭВМ 3.Работа устройства, заключается в формировании сигналов неисправности непосредственно в интерфейсе и путем эмуляции различных режимов работы магистрали, а также в фиксировании состояния управляющего выхода объекта контроля. Каждому из возможных состояний соответствует своя 35 третий выходы которого соединены с входа ления записью с первого по и-й выходных регистров, счетчика времени, первый и второй входы управления записью регистра искаженных данных и вход управления записью входного регистра данных подключены к выходам с первого по 1-й дешифраторовуправления записью(где = и+4), выход переполнения счетчика времени с входом разряда "Аварийное отключение" регистра состояния, счетный вход счетчика времени соединен с выходом генератора тактовых импульсов и разрешающим входом триггера приращения, входы начальной установки счетчика адреса, счетчика времени, первого и второго входных буферных регистров; с первого по и-й выходы регистров, регистра входных данных, регистра искаженнь 1 х данных, установочные входы разрядов "Аварийное отключение " , "Разрешение прерывания", "Начало работы" регистра состояния, синхровходы с первого по и-й триггеров обмена, синхровход триггера приращения соединены с выходом сброса блока задания тестов и анализа реакций, информационные входы с первого по и-й триггеров обмена, синхровход и информационный вход разряда "Аварийное отключение" регистра состояния подключены к шине нулевого потенциала, информационные входы счетчика адреса регистра состояния, а также первого и второго входных буферных регистров подключены к информационному выходу блока задания тестов и анализа реакций, информационный вход дешифратора адресов подключен к информационному выходу блока. задания тестов и анализа реакций, первый и второй входы разрешения дешифратора адресов соединены с управляющим выходом блока задания тестов и анализа реакций, шестой выход дешифратора адресов подключен к управляющему входу блока задания тестов и анализа реакций, информационные выходы с пятого по и-й выходных регистров соединены с информационным входом блока задания тестов и анализа реакций, выход регистра искаженных данных является выходом устройства для подключения к информационному входу обьекта контроля, вход входного регистра данных является входом устройства для подключения к информационному выходу обьекта контроля, входы с первого по и-й шинных формирователей являются входами устройства для подключения к управляющему выходу обьекта контрОля, первый и второй выходы мультиплексора управления записью соединены с входами "Запись-чтение" и "Выборка кристалла" блока оперативной памяти соответственно. выход блока памяти соединен с10 15203040 информационным входом первого выходного регистра,отличающееся тем,что, с целью расширения Функциональных возможностей устройства зэ счет введения различных типов неисправностей, в него введены блок магистральных передатчиков, счетчик состояний, второй блок оперативной памяти, шифратор, первый, второй и третий триггеры управления, второй блок магистральных приемников, причем информационный вход блока магистральных передатчиков соединен с выходом второго блока оперативной памяти, адресные входы которого соединены с разрядными выходами счетчика состояний, информационный входвторого блока ог:еративной памяти соединен с третьим информационным входом схемы сравнения и выходами с первого по п-й шинных формирователей, информационный вход счетчика состояний подключен к выходу счетчика состояний, соединен с седьмым выходом дешифратора адресов, восьмой выход котброго соединен с управляющим входом блока магистральных передатчиков. выход которого соединен синформационным входом блока задания тестов и анализа реакций, управляющий выход которого соединен с третьиминформационным входом дешифратор адресов, вход начальной установки счетчикасостояний соединен с входами начальной установки счетчика адресов, счетчика времени, первого и второго буферных регистров, с первого по и-й выходных регистров,регистра входных данных, регистра искаженных данных, установочными входами соответствующих разрядов регистра состояния, синхровходами с первого по и-й триггеров обмена, синхровходом триггераприращения и выходом признака сбросаблока задания тестов и анализа реакций, выход первого триггера управления соединен с первым информационным входом шифратора, второй информационный вход которого соединен с выходом второго триггера управления, выход триггера управления подключен к третьему информационному входу шифратора, четвертый информационный вход которого со-50единен с седьмым выходом первого блока оперативной памяти, пятый информационнь 1 й вход гвифратора повкпючек выходу второго блока магистральных приемников, информационный вход которого подключенк управляющему выходу обьекта контроля,первый, второй и третий выходы шифратора соединены с входами сброса первого, вторЬго и третьего триггеров управления соотВетственно, третий, четвертый и пятый шифраторы соединены с входами установки1798787. счетчика состояний, восьмой выход шифратора соединен с входом записи второго блока оперативной памяти. первого, второго и третьего триггеров уп. равления соответственно, седьмой выход шифратора подключен к счетному входу Быхо ы ПЛМ Зхо ы ПЛМ а Мик- Мик. 5 62 3 4 2 3 ро. роко. 1 Т 41 ЗП ШЗД ШНД 9 10ГКНТ ССС Производственнотельский комбина атент", г, Ужгород, ул.Г;варина, 101 аа 773ВНИИПИ Госу Тираж рственного комитета по 113035, Москва, Ж