Устройство для передачи цифровой информации

(5)5 Н 17 0 ГОСУДАРСТВЕННОЕ ПАТЕНТВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТ ЕТЕЛЬСТВУ ВТОРСКО(54) УСТРОИСТВО ДЛЯ ПЕРОВОЙ ИНФОРМАЦИИ(57) Сущность изобретениядержит и кодирующих блокчастоты, формирователь 5 ичик 6, дешифратор 8, две грНЕ 9 и 12, две группы триэлемент ИЛИ 11. 3 ил. ЕДАЧИ сследо- гидравель 4 СчЕтнтови 13,ауч атики ьство ССС 7/02, 1983(71) Филиал Центральноговательского института автлики72) Э,А.ШебановаИзобретение касается передачи цифрг- вой информации и может быть использовано, например, в телеграфной и телефонной связи,Известно устройство для передачи коротких сообщений, содержащее сумматоры по модулю два, информационные регистры сдвига, хронизирующие регистры сдвига, счетчики, триггеры, дешифраторы, клапаны, устройство выделения сигнала окончания ввода информации, схему вводя исходного состояния авт,св, СССР М. 431638, кл. Н 04 1 3/00).Недостаток данного устройства в том, что оио не может обеспечить передачу непрерывных патока цлфровой информации от нескольких источников,Наиболее близким техническим решением к предлагаемому является устройство для передачи дискретных сообщений, содержащее два клапана, информационный регистр сдвига, пять сумматоров по модулю два, два хронизирующих регистра сдвига, два блока ввода исходной комбинации, дешифратор, блок управления, реализованный на задающем генераторе, пяти клапанах, трех элементах ИЛИ, пяти триггерах, трех счетчиках, коммутаторе, дешифраторе, и формирователи псевдослучайной последовательности, каждый из которых реализован иа двух сумматорах по модулю два, клапане и регистре сдвига (авт,св, СССР М 1195471, кл. Н 0417/02),Недостатки данного устройства - обязательное разделение в рабочем цикле ввода информации и считывания ее в канал связи и громоздкая структура построения.Целью изобретения является повышение помехозащищенности за счет организации передачи непрерывных потоков цифровой информации от нескольких источников и упрощения структуры построения,Поставленная цель достигается тем, что вустройстводля передачи цифровой информации, содержащее первую группу триггеров, элемент ИЛИ, счетчик и дешифратор, введены дополнительно вторые группы триггеров, первая и вторая группы элементов НЕ, первые и вторые кодирующие блоки, делитель частоты и формирователь импульсов, выход которого соединен с К- входом счетчика, выходы которого подклюцены соответственно к входам дешифратора, выходы которого соединены с входами соответствующих первых и вторых групп элементов НЕ. выходы которыхподключены к К- и С-входам соответственно первых и вторых групп триггеров, О-входыкоторых подключены к выходам соответственно первых и вторых кодирующих блоков, первые управляющие входы которых обье. динены и подключены к входу формирователя импульсов и к вьо;оду делителя частоты, вход которого падклачен к С-входу счетчика; выходы первых и вторых триггеров соединены с входами элемента ИЛИ; вторые управляющие входы первых и вторых кодирующих блоков объединены и являотся управляющим входом устройства,10 15 20 25 ЗО 35 40 45 50 55 информационными входами которого являотся информационные входы первых и вторых кодируощих блоков ,вход делителя частоты является тактовым входом устройства, выходом которого является вьход элемента ИЛИ,На фиг.1 представлена функциональная схема устаайства для передачи цифровой информации, на фиг.2 - временные диаграммы; на фиг.З - алгоритм работы устройства для передачи цифровой информации, поясняющий его работу; иа фиг,4- алгоритм работы кодирующего устройства па авт.св. Р 1530060, поясняющий арганизаци;а кода, получаемого ня выходе кодирующего устройства,Устройство для передачи цифровой информации содеожит кодирующие блоки 2,делитель 4 частоты, формирователь 5 импульсов, счетчик 6, дешифратор 8, первье и вторые группы элементов НЕ 9 и 10, первые и вторые группы триггеры 10 и 13 элемент ИЛИ 11,Ня фиг.1 обозначены также информационные входы 1 устройства, управля 1 ощий 3 и тактовый 7 входы, выход 14 устройства.На фиг,2 соответствующимл индексами обозначены следующие сигналы; а - сигнал на тактовом входе 7, б - сигнал иа выходе делителя 4 частоты, в - сигнал на выходе первого кодирующего блока 2, г - сигнал иа выходе второго кодирующего блока 2, д - сигнал на выходе третьего кодирующега блока 2, ж - сигнал на выходе 14 устройства,Информационные входы устройства 1 подключены соответственно к информационным входам первых и втарьх кодиру 10 щих блоков 2. Первые управляющие входы первых и вторых кодирующих блоков 2 объединены с управляющим входом 3 устройства, Вторые управляющие входы первых и вторых кодирующих блоков 2 объединены с выходам делителя 4 частоты и входом формирователя 5 импульсов, Выход формирователя 5 импульсов соединен с К-входом счетчика 6, С-вход счетчика 6 соединен с входом делителя 4 частоты и тактовым входом 7, Выходы счетчика 6 соединены соответственно с входами дешифратора 8, Выходы дешифратора 8 соединены соответственно с входами первых и вторых группэлементов НЕ 9 и 12, Выходы первых и вторых групп элементов НЕ 9 и 12 соединены соответственно с С- и Б-входами первых и вторых групп триггеров 10 и 13. О-входы первых и вторых групп триггеров 10 и 13 соединены соответственно с выходами первых и вторых кодирующих блоков 2, Выходы первых и вторых групп триггеров 10 и 13 соединены соответственно с входами элемента ИЛИ 11, Выход элемента ИЛИ 11 соединен с выходом 14 устройства.На тактовый вход 7 подана стабилизированная частота К"1 такт, где К - число каналов, с которых организуется передача цифровой информации,В делителе 4 частоты организовано деление тактовой частоты с тактового входа 7 на число каналов К.Счетчик 6 - двоичный счетчик, срабатывает по задним фронтам импульсов частоты КтактВ качестве формирователя 5 импульсов - формирователя по переднему фронту - использованы два инвертора и микросхема 134 ХЛЗ. 5 10 15 20 25 30 35 40 45 5055 В качестве кодирующих блоков 2 использованы устройства по авт.св. СССР М.1530060, кл. Н 03 М 7/00.Все кодирующие блоки 2 построены насчетчлках кода времени одинаковой разрядности,На управляющий вход 3 подана частотазаполнения счетчиков кода времени кодирующих блоков 2 (см. авт,св, М 1530060).Первый управляющий вход в каждом кодирующем блоке 2 (авт,св, М 1530060) обозначен как "третий вход управления 14".Второй управляющий вход в каждом кодирующем блоке 2 (авт,св, М. 1530060) обозначен как "второй вход управления 13", Тамже еще указан "первый вход управления14", но на фиг,1 данного описания он непоказан, так как в названном описании оговорено, что "на первый вход управления 14приводится уровень логической единицы",Работа устройства осуществляется следующим образом,При включении питания в начальныймомент времени обнуляются первые и вторые кодирующие блоки 2 (первые регистрысдвига и вторые триггеры в кодирующихблоках 2 - см. описание изобретения кавт.св, М.1530060), счетчик 6, первые и вторые группы триггеров 10 и 13 (обнулениепервых и вторых кодируюших блоков 2,счетчика 6, первых и вторых групп триггеров1 О и 13 на фиг.1 не показано). На лнформационные входы первых и вторых кодирующих блоков 2 подаются непрерывные На фиг,2 на временной диаграмме показан пример организации передачи информации от трех источников, когда информация от первого источника в первом кодирующем блоке преобразуется в код 11000100111 (см, фиг.2 в), от второго источника во втором кодирующем блоке - в код 00011100010 (см, фиг.2 г), от третьего источника в третьем кодирующем блоке - в код 01110000110 (см. фиг.2 д).На фиг.З в алгоритме работы устройства для передачи цифровой информации приняты следующие условные Обозначения: Д -делитель 4 частоты; КБ - кодирующий блок 2; Сч - счетчик б; М.К.По алгоритму работы устройства для передачи цифровой информации по переднему фронту первого импульса на выходе О обнуляется Сч, а на выходе первого КБ появляется логическая единица(см, фиг,2 в), на выходе второго КБ - логический нуль см. фиг.2 г), на выходе трегьего КБ - логический нуль (см.фиг.2 д), Полученная на выходах трех КБ комбинация 100 будет держаться до переднего фронта второго импульса на выходе О см, фиг.2 б). После обнуления Сч по заднему фронту первого тактового импульса (см. фиг,2 а) на первом выходе дешифратора 8 организуется раз;,ошенле считывания первого КБ, в первый трип ер 10 из первой группы и далее нэ выход устройства считывается бит единицы, по заднему фронту второго тактового импульса (см, фиг.2 а) на выходе устройства считывается бит нуля при появлении разрешения считывания на втором выходе дешифратора 8, по заднему фронту третьего тактового импульса (см. фиг,2 а) на выход устройства считывается бит нуля при появлении разрешения считывания на третьем выходе дешифратора 8. Далее весь цикл повторяется сначала - по переднему фронту второго импульса на выходе О на выходах трех КБ появляется комбинация 101 и по заднему фронту четвертого тактавого импульса на вь 1 ход устройства считывается бит единицы, по заднему фронту пятого тактового импульса - бит нуля, по заднему фронту шестого тактового импульса - бит единицы. Цикл работы повторяется и на третий, четвертый и все последующие импульсы на выходе О.На фиг.4 в алгоритме работы кодирую- щего блока приняты следующие условные обозначения;К.В, - код времени на вь 1 ходе счетчика 11,861 - первый регистр 1 сдвига, 862 - второй регистр 2 сдвига,П.Ф, - передний фронт импульса на входе 15,Э.Ф. - задний фронт импульса на входе 15,Для примера ксд,;,ся поступающая на вход кодирующего блока последовательность - 1011 см. временные диаграммы на фиг,2 в описании Кодирующего устройства" по авт,св, Ъ 1530060) - или два импульса, причем передний фронт первого импульса приходит, когда на выходах счетчика кода времени готова комбинация 01011, а передний фронт второго импульса приходит, когда на выходах счетчика кода времени готова комбинация 00101. По пере 5 10 15 20 25 30 35 40 50 55 днему фронту первого импульса в регистр 861 записывается комбинация 101011 логическая единица в шестом разряде добавляется к коду времени в регистре 861), далее по переднему фронту первого тактового импульса комбинация 101011 переписывается в регистр 862, Появившаяся на выходе шестоо разряда регистра 862 логическая единица обнуляет регистр 861, а регистр 862 переводит в режим сдвига с занесением логической единицы, Далее по переднему фронту второго тактового импульса на выходе шестого разряда регистра 862 - выходе кодирующего блока - появляется логический нуль, по третьему тактовому импульсу - логическая единица, по четвертому - логический нуль, по пятому - логическая единица, по шестому - логическая единица остается, по седьмому - логическая единица остается, Между седьмым и восьмым тактовыми импульсами первый входной импульс сбрасывается в нуль - формируется строб заднего фронта, из-за которого с приходом восьмого тактового импульса регистра 862 обнуляется и на выходе кодирующего блока появляется логический нуль, который держится на нем до прихода шестнадцатого тактового импульса, так как между пятнадцатым и шестнадцатым импульсами появляется передний фронт второго входного импульса и в регистр 861 записывается новая комбинация 100101. По приходу шестнадцатого тактового импульса комбинация 100101 записывается в регистр 862. На выходе кодирующего блока появляется логическая единица, регистр 862 переводится в режим сдвига и на семнадцатый тактовый импульс на выходе кодирующего блока появляется логический нуль, на восемнадцатый тактовый импульс остается логический нуль, на девятнадцатый тактовый импульс появляется логическая единица, на двадцатый тактовый импульс она сбрасывается в нуль, на двадцать первый тактовый импульс опять появляется логическая единица и держится на выходе кодирующего блока до прихода тридцатого импульса, так как между двадцать девятым и тридцатым тактовыми импульсами приходит задний фронт второго входного импульса, регистр 862 обнуляется и, начиная с тридцатого тактового импульса, на выходе кодирующего блока сохраняется логический нуль.Предлагаемое устройство для передачи цифровой информации позволяет:1) обеспечить передачу непрерывных потоков цифровой информации от нескольких источников:2) упростить структуру построения передатчика цифровой информации от нескольких источников,3)обеспечить передачу закодированнойс большой точностью информации от нескольких источников,Формула изобретенияУстройство для передачи цифровой информации, содержащее первую группу 10 триггеров, элемент ИЛИ, счетчик и дешифратор, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности введены вторая группа триггеров, первая и вторая группы элементов НЕ, первая и вторая груп пы кодирующих блоков, делитель частоты и формирователь импульсов, выход которого соединен с К-входом счетчика, выходы которого подключены к соответствующим входам дешифратора, выходы которого 20 соединены с входами соответственно первой и второй групг элементов НЕ, выходы которых подключены к Я- и С-входам соотве 1 ственно первой и второй групп тригге. ров, О-входы которь 1 х подключены к выходам соответс 1 вечно первой и второй групп кодирующих блоков, перв.,е управляющие входы котовых объединены и подключены к входу формирователя импульсов и к выходу делителя частоты, вход которого подключен к С-входу счетчика, выходы первой и второй групп триггеров соединены со входами элемента И.ПИ, вторые управляющие входы первой и второй групп кодирующих блоков объединены и являются управляющим входом устройства, информационными входами которого являются информационные входы первой и второй гругп кодирующих блоков, вход делителя частоты является тактовым входом устройства, выходом которого является выход элемента ИЛИ.1780192 Составитель Э.ШебановаТехред М.Моргентал Корректор Э,Лончаков Реда кт Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 1 Заказ 4442 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб 4/5