Устройство для обнаружения ошибок в кодовой последовательности

СОЮЗ СОВЕТСК СОЦИАЛИСТИч ЕГ 8019 Ы (и РЕСПУБЛИК 5)5 Н 03 М 13/00 ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ПИСАНИЕ ИЗОБРЕТЕНИ ТЕЛ ЬСТВУ ТОРСКОУУ С М 45 енко, .Б.Надь идетель 03 М 13 идетель 03 М 13 О ДЛЯ ОВОЙ П/00, 1988.ОБНАРУЖЕНИЯОСЛ ЕДОВАТЕЛЬ(57) Изобретение относится к вычислительной технике и может быть использовано в цифровых ЗВМ повышенной информационной надежности, их устройствах памяти и обмена информацией и для повышения верности в системах передачи данных, сист- мах шумопонижения цифровой звуко, видеозаписи и воспроизведения. Цель о изобретения является расширение функциональных возможностей эа Счет формирования остатка по контрольному основанию. Устройство содержит регистр 1. блоки 2, 3 и 7 памяти, блок 4 суммирования и элемент НЕ 6,2 ил.;3) п= - р,(4) А=а 1, а 2 ап 50 55 р) 2(=1, и) Изобретение относится к вычислительной технике и предназначено для применения в цифровых вычислительных машинах,их памяти, устройствах обмена информации,в устройствах шумопонижения цифровой звуко-, видеозаписи и воспроизведения.Целью изобретения является расширение функциональных возможностей за счетформирования остатка по контрольному основанию.На фиг,1 представлена схема устройства для обнаружения ошибок в кодовой последовательности; на фиг.2 - схема блокасуммирования.Устройство содержит регистр 1, первыйблок 2 памяти, второй блок 3 памяти, блок 4суммирования, вход 5 задания режима устройства, элемент НЕ б, третий блок 7 памяти, выход 8 отсутствия ошибки устройства,входы 9 остатков по рабочим и контрольно, "му основаниям устройства, выходы 10 остатков по рабочим и контрольномуоснованиям устройства, выходы 11 и 12 соответственно суммы и переполнения блока4 суммирования, входы 13 слагаемых, кроместаршего блока 4 суммирования, вход 14старшего слагаемого блока 4 суммирования, Блок 4 суммирования (фиг,2) содеркитпирамидально соединенные сумматоры 15.Устройство (фиг,1) реализует код условных вычетов (ВУ-код), использование которого заключается в следующем,Информационная часть кода числа,представленная в любой системе счисления, в том числе двоичной или в любом кодев виде набора цифр, сопровокдается как ипри известных способах контроля по модулю, контрольным признаком, процесс формирования которого, т.е. кодирования,заключается в следующем,Исходный код условно разбивается наопределенное число Я-разрядных групп,каждая из которых условно рассматривается как остаток от деления некоторого числаА на набор взаимно простых основанийр,р 2.рп, Таким образом, исходный код,например, двоичное число 0 представляется в виде условного числа А; и условно считается. числом в системе остаточных классов, где а; - остаток от деления условного числа А, двоичный код которого соответствует исходному числу А, на набор условных оснований 5 10 15 20 25 30 35 40 45 Из теории остаточных классов известно, что если имеется остатокот деления числа А на контрольный модуль о, причем1 где рп(рп) - наибольшее из условных основание иэ совокупности, то возможно обнаружение и исправление ошибок в любой кратности в одном из остатков а представления числа А, Исправление может осу 1ществляться по формуле а ъ,=а - Ь а 1 р , =5" где знак 1 х)р - означает вычисление остатка от деления величины Х на р;а , - исправленный остаток по основанию р;а- остаток по основанию рь в котором произошло искажение;Ьа- величина ошибки.В свою очередь, Ла определяется из выражения ла =Цер 1)р; -)1 р ,где р - диапазон представления чисел всистеме остаточных классов с заданным основанием р; (=1,п) Е - величина, определяемая по формуле знак 5 Х( означает вычисление дробной части величины Х,а - остаток по основанию р (1=1,п),пц - весовой коэффициент, вычисляемый по формулеТаким образом, выражение (1) для получения (истинного) скорректированного значения в-й группе а может быть пэлучено как а =а -Ла;р; -- с - ук р ) р;р р . 1 Ь 1 .Выражение (5) может быть испольэованодля исправления ошибки в любой группе, в том числе и по контрольному основанию. Отсюда легко вытекает алгоритм вычисления контрольного признака а к, Для этого 5 после определения значений кодов в каждой группе адостаточно задать в качестве контрольного признака йк любое число, например, а =О. Используя выражение (5) для исправления ошибки в контрольном основании, получим ак =(О-ак )рк=(р-Ррк 2( - ")р)р)р) (6)РТаким образом, выражение (6) определяет алгоритм формирования контрольного признака для информационной части кода числа, который используется при кодировании.При обнаружении ошибок в числе А представление исходного кода А совместнос контрольным признаком ая в виде условного слова в системе остаточных классов (код условных вычетов) позволяет использовать для обнаружения ошибок то, что любое искажение условного кода по одному из условных оснований р переводит условное число А из диапазона (О, р) в диапазоне (р,рц), гдеЗОДля неискаженного числа справедливо, таким образом 35цт;М,т 1 Хс вР; где -- пороговая константа, 1 40 Ц (Х) - целая часть числа Х, Заметим, что величины Ои 1(=1,2 и) могут быть вычислены заРранее и записаны соответствующим образом в блок памяти.Входами 9 устройства являются (и) Я- разрядных и одна г-разрядная шины, где и - количество групп а а 50Я=(092 Рп) г=092 Ц) подключенные к регистру 1, который соответственно состоит из (и) Я-разрядных и 55 одного г-разрядного подрегистров,Первый блок памяти 2 совокупность из и узлов памяти, каждый из которых предназначен для табличного вычисления тольгико дробной части величины а- по поР ступающим на входы устройства значениям кодов соответствующих групп а . Емкость каждого иэ (и) узлов памяти сосгавляет 2, а и- - 2 ячеек. В каждую ячейку такого узла с адресом а записывается вычисленное заранее значение дробной частигипроизведения а с разрядностьюРг=(о 92 ц), где знак Х) означает ближайшего большего целого значения к величине Х.Второй блок 3 памяти предназначен для хранения обратного кода дробной части величины 1/ц (без знакового разряда) разрядностью г.Блок 4 сумлирования,состоящий из сумматоров 15,представляет собой пирамидальный сумматор и прсдназначен для вычисления величины Каждый из сумматоров 15 обеспечиваетсложение г-разрядных дробных частей прогизведений а , Входы сумматоров 15ркаждого яруса, за исключением первого,подключены к выходам соответствующихсумматоров 15 поедыдущего яруса. Выходблока 3 памяти соединен со свободным входом сумматора 15, составляощего последний ярус и выполняющего функциювычитания пороговой константы (сложеиев обратном коде) из результата предыдущего сложения. Кроме того, выхсд переносасумматора 15 последнего яруса используется в качестве выхода сигнала отсутствияошибки, так как при выполнении неравенст 1ва (7) - разность Е -- ) О возникает перецполнение разрядной сетки сумматора,свидетельствующее тем самым об отсутствии ошибки. В остальных сумматорах 15 переносы игнорируются, так как суммируютсятолько дробные части чисел,Третий блок 7 памяти предназначен длятабличного вычисления величины контрольного признака ав соответствии с выражением (6). Для этого емкость блока должнасоставлять 2 ячеек, в каждую из которыхзаписывается вычисленное заранее г-разрядное значение а к, рассчитанное для величины Л, двоичный код которой равен кодуадреса этой ячейки.Вход 5 обеспечивает прием потенциального сигнала, обеспечивающего выборрежима работы устройства, Уровень этогосигнала соответствует нулевому уровню врежиме Кодери единичному в режиме Дедкодер,Устройство (фиг.1) работает следующим 5образом,В режиме декодирования на входы 9поступает сообщение в форме, соответствующей представлению контролируемого числа ВУ-кода по всем условным основаниям, 10включая контрольное. На входе 5 потенциал, соответствующий "1". Это сообщение срегистра 1 подается в первый блок 2 памяти,где происходит табличное умножение велиП15чины ана константу - , В блоке 4 сумРмирования происходит вычисление целойтдробной части суммы Л= ) а , КРвторому входу сумматора 15, образующегопоследний ярус блока 4 суммирования, подключается выход блока 3 памяти, в которомхранится обратный код дробной части пороговой константы, причем считывание происходит при наличии сигнала декодирования 25и таким образом на сумматоре 15 последнего яруса происходит вычисление разностиЕ -- . Если эта разность положительна1цошибки нет), то на втором выходе этогосумматора 15 формируется сигнал перено 1са, Если разность 2 --О, то в цепицпереноса сумматора 15 последнего ярусасигнал отсутствует, что свидетельствует обошибке в декодируемом слове. В режиме кодирования на входе 5 уровень, соответствующий б, На входах считывания блока 3 памяти О, а блока 7. памяти - 40 1, так как сигнал нулевого уровня инвертируется элементом,НЕ б. Кодируемая информация поступает по всем основаниям, кроме контрольного, на регистр 1, после чего поступает на блок 2 памяти, где проис ходит табличное вычисление величины гпа - , для всех й, ВеличиныРт)а- подаются на блок 4 суммирования,Ргде вычисляется величина Е, полученное значение которой поступает на блок 7 памяти, в котором происходит табличное вычисление контрольного признака О, в соответствии с (6), После этого значение апоступает в контрольный разряд регистра 1, который выдает информацию на выход устройства,Формула изобретенияУстройство для обнаружения ошибок в кодовой последовательности, содержащее регистр, первый и второй блоки памяти, блок суммирования, причем входы остатков по рабочим и контрольному основаниям устройства соединены соответственно с входами информационных и контрольного разрядов регистра, выходы разрядов которого являются соответственно выходами остатков по рабочим и контрол ьному основаниям устройства и соединены соответственно с адресными входами группы первого блока памяти, выходы группы которого соединены соответственно с входами слагаемых, кроме старшего, группы блока суммирования, вход старшего слагаемого группы которого соединены с выходом второго блока памяти, выход переполнения блока суммирования является выходом отсутствия ошибки устроиства, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет формирования остатка по контрольному основанию, оно содержит элемент НЕ и третий блок памяти, причем вход задания режима устройства соединен с входом разрешения считывания второго блока памяти и с входом элемента НЕ. выход которого соединен с входом разрешения считывания третьего блока памяти, адресный вход которого соединен с выходом суммы блока суммированиявйход третьего блока памяти соединен с входом контрольного разряда регистра,176019 орректор Э.Лончакова ктор иГК оизводственно-издательский комбинат "Патент", г. УжГоро агарина, 101 каз 4442 ВНИИПИ Гос Составитель В,ВасиленТехред М.Моргентал Тираж Подписноественного комитета по изобретениям.и открытиям 113035, Москва, Ж, Раушская наб., 4/5