Множительно-делительный аналого-цифровой преобразователь

ОЮЗ СОВГТСКИХ ОЦИАЛИСТИЧЕСКИХ ЕСПУБЛИК . 9 1 б 51)5 Н 03 М 1/46 ГОСУДАРСТВЕ ННЬПО ИЗОБРЕТЕНИПРИ ГКНТ СССР КОМИТЕТИ ОТКРЫТИЯ Я ИСАНИЕ РЕТ ческии инсти ов, В,Я,Стой ой технике, / Под Техника, 1975,г.7 ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к вычислительной технике и может быть использовано для умножения, деления и преобразования аналоговых величин в цифровые. Изобретение позволяет повысить точность. Это достигается тем, что в преобразователь, содержащий блок 23 сравнения токов, цифроаналоговые преобразователи 3 и 18, регистр 19 последовательного приближения, введены цифроуправляемая проводимость 4, регистр 14 сдвига, блоки 13 и 27 постоянной памяти, счетчики 12 и 26, сумматоры 6 и 28, регистры 5 и 29 и блок 9 управления. 1 з.п, ф-лы, 3 ил., 4 табл.Изобретение относится к вычислительной технике и может быть использовано дляумножени, деления и преобразования аналоговых величин в цифровые,Целью изобретения является повышение точности.На фиг. 1 представлена структурнаясхема множительно-делительного аналогоцифрового преобразователя; на фиг. 2 - алгоритм работы устройства; на фиг, 3 - 10структурная схема блока управления,Преобразователь фиг. 2) содержит аналоговую 1 и цифровую 2 входные шины,цифроаналоговый преобразователь 3 (ЦАП),цифроуправляемую проводимость 4 ЦУП), 15оегистр 5, сумматор 6, выходы 7 и 8 блока 9управления, выходы 10 и 11 блока 9, счетчик12, блок 13 постоянной памяти, регистр 14сдвига, выходы 15 и 16 блока 9, вход 17 ЦАП18, регистр 19 последовательного приближения, выход 20, входы 21 и 22 блока 9, блок23 сравнения токов, выходы 24 и 25 блока 9,счетчик 26, блок 27 постоянной памяти(фиг. 2) содержит следующие управляющиесигналы; У 1, У 2, УЗ, У 4 - обнуление счетчиков 12 и 26, регистров 5 и 29; У 5 - синхроимпульс на выходе 24 блока; У 6 - запись в ЗОрегистр 14; У 7 - запись в регистр 5; У 8 -счетчик 12; У 9 - в регистре 14 сдвига; У 10 -регистр 29 - запись; У 11 - счетчик 26 - 1; Х 1- управляющий выходной сигнал "Конецпреобразования" 24; Х 2 - ответ блока 23, 35Блок управления (фиг. 3) содержит генератор 33 импульсов, постоянное запоминающее устройство 34, регистр 35.Множительно-делительный аналогоцифровой преобразователь выполняет функцию Мах, Овхвыхоп45 где Овх, Оп - напояжения, подаваемые соответственно на аналоговую входную шину и шину опорного напряжения;Их - код, подаваемый на цифровую одетую шину. 50Работу множительно-делительного аналого-цифрового преобразователя можно разделить на два цикла,В первом цикле происходит формирование выходного тока ЦАПЗ с учетом на пряжения Овх и кода Йвх. Погрешности выполнения данной операции корректируются путем формирования на третьем входе блока 23 тока 1 ст при помощи цифроуправляемой пооводимости 4 и ЦАПЗ, При этом информация об отклонениях весов разрядов в ЦАПЗ хранится в блоке 13, а управление ЦУП осуществляется регистром 5.Во втором цикле происходит поразрядное уравновешивание входного тока сст компенсирующим сигналом - выходным током ЦАП 18, При этом значение последнего зависит от подаваемого на вход 17 напряжения Оп. Формирование выходного кода устройства осуществляется в сумматоре 28 и регистре 29 с учетом кодов отклонений весов разрядов ЦАП 18, хранимых в блоке 27,На первом цикле преобразователь работает следующим образом.На первый вход ЦАП 3 поступает входное напряжение Ох, На второй вход ЦАП 3 и вход регистра 14 поступает входной код Мвх. По сигналу блока 9 в счетчике 12 устанавливается адрес ячейки блока 13, в которой записан код, с помощью которого корректируется погрешность младшего разряда ЦАП.3. На следующем такте адрес ячейки младшего разряда увеличивается на единицу, и учитывается погрешность следующего разряда, По окончании и-ого тактав зависимости от вида входной кодовой комбинации ". в регистре 5 формируется код суммарной погрешности: й = Н,) где и - разрядность ЦАП 3,М - код погрешности 1-ого .разряда ЦАП 3,Веса цифроуправляемой проводимости выбираются с учетом максимально допустимой погрешности и требуемой точности формирования,П р и м е р 1, В табл, 1 представлены идеальные и реальные веса разрядов ЦАП 3.Максимальная погрешность составит 20 от старшего разряда (0,26), тогда разрядность ЦАП 3 будет; 0,32, 0,16, 0,08, 0,04, 0,02, 0,01.В блоке 13 постоянной памяти будут записаны двоичные коды погрешностей весов разрядов ЦАП 3, представленные в табл. 2,Преобразователь работает в инверсной логике,Коды погрешностей определены как разность между идеальной и реальной проводимостями разряда. Тогда, если на вход устройства поступает код Йвх1100100, то на выходе регистра 5 сформируется код Брег,5вх = сст - ь= 1 25 где- выходной ток ЦАП 18, соответствую. щий первому такту преобразования,Выходной сигнал блока 23подчиняется следующему соотношению;О, если вх1, 301= 1, если вхьНа следующем такте а регистр включается следующий (гп) разряд, и цесс уравновешивания повторяется,По окончании и-го такта а регистр сформирован код, соответствующий в ному блоку 23. На каждом такте по сиг блока 9 счетчик 26 устанавливает на ад ных входах БПП 27 адрес ячейки соота вующего включаемого разряда. БП содержит двоичные эквиваленты весов рядов ЦАП 18, измеренные на этапе товления.В зависимости от выходного сиг блока 23 к регистре 29 формируется в ной код чвх, как сумма двоичных эк лентов включенных весов разрядов ЦА 1 с,про ходетст- П 27 раз- згонала 45 ыход- виваП 18: х -лент 1-го разр где Й двоичный зкаивЦАП 18.Рассмотрим примерходного кода Ивах с учетоного напржкения О 0.В блоке 27 содержатваленты реальных весов да55 вы- орарми рованияизменения оп ся двоичнце эразрядов ЦАП 1101010 0,1101011 0,2100001 0,3.На выходе преобразователя ЦАП 3 формируется ток. прл Овх = 1 В равный: 5цдп з = 1 В(1,1 + 0,7 + 0,2) = 2,0.При подключении ЦУП 4 на входе блока 23 формируется ток:сст = 1 В(2,0 + 0,3) = 2,3.Ток при идеальных проводимостях ЦАП 10 3 равен:ид.цдп = 1 В (1,3 + 0,8 + 0,2) = 2;3.Второй цикл работц множительно-делительного аналого-цифрового преобразо-. вателя начинается после сформирования в 15 точке А тока сст, На первый вход ЦАП 18 (одновременно с Овх и йвх) поступает опорное напряжение Ооп После того, как на вход блока 23 поступил ток сст, по сигналу блока 9 в регистре 19 включается старший раэояд, 20 установленный в нулевое состояние,На вход блока 23 поступает ток: 1 абл, 3 содержит значения проводимостей соответствующих весов разрядов ЦАГ 1 18.Пример 2,Тогда, если сс =-2,3 (результат предыдущего примера), то на регистре 19 сформиру. ется кодовая комбинация, равная при Ооп = =1 В10001000.В регистре 29 сформируется двоичный код результата преобразования как сумма двоичных эквивалентов весов разрядов ЦАП 18, хранящихся в БПП 27;8 4 2 1 0,8 0,4 0,2 0,11 1 О 1 1 1 1 11 1 1 1 1 1 О О1 1 0 1 1 1 0 0 (2,3)Если опорное напряжение, подаваемое . на третий аналоговый вход устройства О 0 п = 0,5 Оцвхс, то ток сст, равный 2,3, уравновесится следующей кодовой комбинацией:1010010000,5 1 В (3,2 + 1,1 + 0,3) = 0,5 1 В (3,2 ++ 1,1 + 0,3) = 2,3На выходе регистра 29 образуется код как сумма включенных весов разрядов8 4 2 1 0,8 0,4 0,2 0,13 2 1 1 0 О 1 1 О 11,1 1 1 1 0 1 1 1 00,3 1 1 1 1 1 1 0 01 0 1 1 1 0 О 1 ,4,6)что соответствуетОвх МвхОопТаблица прошивки ПЗУ 34 блока 9 представлена в табл, 4,ЦАП 3 и 18 выполнены на основе избыточных кодов, что позволяет выполнять с помощью блока 13, ЦУП 4, сумматора 6 и счетчика 12 программную цифра-аналоговую коррекцию результата промежуточного вычисления сст. Вторая цифровая коррекция полного результата вычисления выполняется при помощи БПП 27, сумматора 28 и регистра 19 цифровым способом, Это позволяет получить вцсоколинейную выходную характеристику и выполнение операций преобразования аналоговой величины в цифровой код одновременно с выполнением операций умножения и деления с высокой точностью без применения высокоточных узлов.Таким образом, введение новых блоков и связей позволяет достичь поставленную цель изобретения,Ф ар мула изобретения1. Множительно-делительный аналогоцифровой преобразователь, содержащий блок сравнения токов, первый вход которо0,1 0,3 0,1 0,5 0,7 0,2 0,1 0,1 0,5 0,8 1,3 и еальные га соединен с выходами первоо и второго цифроаналоговых преобразователей, первый и вторые входы первого из которых являются соответственно аналоговой и цифровой входными шинами, первый вход второго является шиной опорного напряжения, вторые входы второго цифроаналогового преобразователя через регистр последовательного приближения соединены с выходом блока сравнения токов, второй вход которого является шиной нулевого потенциала, о т л и ч а ю щ и й с я тем, что, с целью повышения точности, в него введены цифроуправляемая проводимость, регистр сдвига, два счетчика, два блока постоянной памяти, два сумматора, два регистра, блок управления, первый и второй выходы которого соединены соответствен- но с первым и вторым входами первого счетчика, выходы которого соединены с соответствующими информационными входами первого блока постоянной памяти, управляющий вход которого соединен с выходом регистра сдвига, первый и второй управляющие входы которого соединены соответственно с третьим и четвертым выходами блока управления, пятый и шестой выходы которого соединены соответственно с первым и вторым управляющими входами первого регистра, информационные входы которого соединены с соответствующими выходами первого сумматора, первые входы которого соединены с соответствующими выходами первого блока постоянной памяти, вторые входы первого сумматора объединены с соответствующими цифровыми входами цифроуправляемой проводимости и соединены с соответствующими выходами первого регистра, аналоговый вход цифроуправляемой проводимости объединен с первым входом первого цифроаналогового преобразователя, выход цифроуправляемой проводимости соединен с первым входом блока сравнения токов, вторые входы первого цифроаналогового преобразователя соединены соответственно с цифровыми входами регистра сдвгиа, выход блока сравнения токов соединен с первым входом блока управления, второй вход которого объединен с вторым входом регистра последовательного приближения и соединен с выходом регистра последовательного приближения, седьмой выход блока управления соединен с третьим входом регистра последовательного приближения, восьмой и девятый выходы блока управления соединены соответственно с первым и вторым входами второго счетчика, выходы которого через второй блок постоянной памяти соединены с соответствующими первыми входами второго сумматора, дервые выходы которого соединены с соответствующими вторыми входами второго сумматора, объединены с первыми информационными выходами второго регистра и являются выходной шиной, вторые выходы второго сумматора соединены с соответствующими информационными входами второго регистра, первый и второй управляющие входы которого соединены соответственно с десятым и одиннадцатым выходами блока управления,2. Преобразователь по и, 1, о т л и ч а ющ и й с я тем, что блок управления выполнен на генераторе импульсов, постоянном запоминающем устройстве и регистре, первый,второй, третий, четвертый и пятый выходы которого соединены соответственно с первым, вторым. третьим, четвертым и пятым входами постоянного запоминающего устройства, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый,35 тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый выходы регистра являются соответственно первым, восьмым, пятым, десятым, седьмым, третьим, шестым, вторым, четвертым, одиннадцатым и девятым выходами блока, информационные входы регистра соединены с соответствующими выходами постоянного запоминающего устройства, тактовый вход соединен с выходом генератора импульсов, шестой и седьмой входы постоянного запоминающего устройства являются соответственно первым и вторым входами блока,10 и/и Адрес ачетткя Знраалыющне сигналы оо о 1о о а1о ооо1о оо1 а1 1 о о о оо о о о о о оо оа о.оо оо оо оо о1 О Оо о оо о о о оО ао тоо аоо11 1 о о о о -о оо о а о о о оо ооооо т оо о о о о о а о о 2 0 0 0 з то а о 4 0 0 0 5 0 0 0 6 0 0 0 о о о в о о о 9 О О О 10 О 0 О 11 00 0 12 О 0 0 з о о о 14 а о о 15 0 О О 16 0 0 0 12 о о о тв о о о 19 0 0 0 20 0 0 0 21 0 0 0 22 О О О гзоооа о оо о оо о оо о оо а оо оо оо оо аО 1 Оо т оооо т оо то т 1оо1 О О11 о ао ат о оо оо о о о о О 1 О а о т о 1 х а о х о т х о х о о о о о т о о о о о о о оо о о о а о о о оо О 1 о т о о о о1690196 о а о ооо о о ао о о оо о о оо о о оо а о оо о о оо о о оо а а оо о о оо о о оо о о оо о о оо о о оа оо оо о о оо о о оо о 0 от а о оО 01 ао о о ох о о оо о о о о о оо о оао аО 1 О Оа о т оо а оо о а оа о ао о о оО О Оо о о оо о оо о о оа о о 1 0 О О О о о о о о о о о о о о о о о о о о о о о1 О О о о о оо о о о о о1о о1 1о оо оо о о о1 О Оо о о оо о оо о оо о оо о оо о т оо оо Таблица 2 Таблица 3 Таблица 4 о о о о о о о о о о о о о о о а о о о о о о о о о о о о а о т о о оо о о,о о о т о а о.ри1. 1Тираж ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101